嵌入式系统基础知识班.pptVIP

2、远距离直接传输数字信号，信号会发生畸变，因此要把数字信号转变为模拟信号再进行传送。可利用光缆、专用通信电缆或电话线。方法：通常使用频率调制法（频带传送方）。通常：“1”：1270Hz或2225Hz；“0”：1070Hz或2025Hz。第30页，共59页，星期日，2025年，2月5日?第31页，共59页，星期日，2025年，2月5日总线CPU通过总线来实现与存储器、I/O接口的数据交换。数据总线DBCPU微处理器辅助电路ROMRAMI/O外设控制总线CB地址总线AB第32页，共59页，星期日，2025年，2月5日数据总线（DataBus―DB）

——双向、三态用来在微处理器、存储器以及输入/输出接口之间传送数据。数据总线的根数决定了一次可以传递二进制数的位数。CPU微处理器辅助电路ROMRAMI/O外设控制总线CB数据总线DB地址总线AB第33页，共59页，星期日，2025年，2月5日地址总线（AddressBus―AB）

——单向、三态 地址总线用来传送CPU发出的地址信息，以访问被选择的存储单元或I/O接口电路。 地址总线的位数决定了可以直接访问的存储单元(或I/O口)的最大可能数量（即容量）。数据总线DBCPU微处理器辅助电路ROMRAMI/O外设控制总线CB地址总线AB第34页，共59页，星期日，2025年，2月5日控制总线（ControlBus―CB）数据总线DBCPU微处理器辅助电路ROMRAMI/O外设控制总线CB地址总线AB控制总线用来传输控制信号，包括CPU送往存储器和I/O接口电路的控制信号，如、、INTA等；还包括其他部件送到CPU的信号，如、RESET等。不同的CPU控制总线根数及含义不尽相同。RDWRINT数据总线和每个元件的数据线相连，为了使CPU能够和其中一个元件正确通信，必须使用三态逻辑元件（特别针对输入元件）。第35页，共59页，星期日，2025年，2月5日?第36页，共59页，星期日，2025年，2月5日其它I/O模块单片机上一般集成了多个I/O接口，其中有通用并行I/O口（一般每口8个外部引脚）以及SCI、PWM、I2C、CAN等专用子系统。复位后一般所有I/O引脚默认设置为通用I/O输入，当专用子系统激活后，自动变更为专用功能。第37页，共59页，星期日，2025年，2月5日(1)一般I/O口准双向口，作通用输入/输出口使用。位电路结构：一个数据输出锁存器，用于输出数据的锁存；两个三态输入缓冲器，BUF1用于读锁存器，BUF2用于读引脚；数据输出驱动电路，由场效应管VT和片内上拉电阻R组成。第38页，共59页，星期日，2025年，2月5日（2）可用作地址总线的I/O口一个数据输出锁存器，用于输出数据的锁存；两个三态输入缓冲器，BUF1用于读锁存器，BUF2用于读引脚；一个多路开关MUX，它的一个输入来自锁存器的Q端，另一个输入来自内部地址的高8位；数据输出驱动电路由非门M，场效应管VT和片内上拉电阻R组成。第39页，共59页，星期日，2025年，2月5日(3)地址数据分时复用的总线I/O接口1个输出锁存器，输出数据的锁存；2个三态输入缓冲器，分别用于锁存器和引脚数据的输入缓冲；1个多路开关MUX，它的一个输入来自锁存器，另一个输入是地址/数据信号的反相输出。在控制信号的的控制下能实现对锁存器输出端和地址/数据线之间的切换；由两只场效应管组成的输出驱动电路。第40页，共59页，星期日，2025年，2月5日（4）可用作第二功能的I/O口一个数据输出锁存器，用于输出数据的锁存；3个三态输入缓冲器，BUF1用于读锁存器，BUF2、BUF3用于读引脚和第二功能数据的缓冲输入；数据输出驱动电路，由与非门M，场效应管VT和片内上拉电阻R组成。第41页，共59页，星期日，2025年，2月5日?第42页，共59页，星期日，2025年，2月5日第1章嵌入式系统基础知识*第1页，共59页，星期日，2025年，2月5日第一章嵌入式系统基础知识§1-1嵌入式系统概述§1-2嵌入式系统开发流程内容提要:第2页，共59页，星期日，2025年，2月5日§1-1嵌入式系统概述一般定义嵌入式系统是将计算机直接嵌入至应用系统中，是信息技术IT的最终产品，可以创新出各种新型的应用产品。嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成