7SeriesFPGAsIntegratedBlockfor核中基于64 位事务层接口的AXI4-Stream 接口设计.pdf

7SeriesFPGAsIntegratedBlockfor核中基于64 位事务层接口的AXI4-Stream 接口设计.pdf

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

7SeriesFPGAsIntegratedBlockfor

PCIExpressIP核中基于64位事务层接口

的AXI4-Stream接口设计

基于64位事务层接口的AXI4-Stream接口设计主要涉及信号定义、数据传输规则以及

接口行为等方面。

一、TLP格式

数据在AXI4-Stream接口上以Big-Endian顺序进行传输和接收,这是遵循PCIExpress

基本规范[Ref2]的要求。Big-Endian是一种数据表示方式,其中高位字节存储在内存

的低地址处,低位字节存储在内存的高地址

文档评论(0)

wszwtlg202 + 关注
实名认证
内容提供者

一页纸且

1亿VIP精品文档

相关文档