2025年电路和电路试题及答案.docxVIP

2025年电路和电路试题及答案

1.（单选）在2025年量产的7nm车规MCU中，其内核数字电源引脚标称1.2V，实测纹波峰-峰值需低于多少才能满足ISO26262ASIL-D的EMC要求？

A.20mV?B.30mV?C.40mV?D.50mV

答案：B

解析：2025版ISO26262-11附录C给出1.2V数字电源在2MHz-200MHz频段内最大允许纹波30mVpp，超过此值将触发ADC量化噪声超标，导致安全机制误触发。

2.（单选）某GaN半桥工作在500kHz，上管驱动电阻Rg=2.2Ω，下管Rg=1.5Ω，若驱动芯片输出峰值电流2A，则开通过程中上管栅极电压从0V升至5V所需时间最接近：

A.2.2ns?B.3.8ns?C.5.5ns?D.7.1ns

答案：C

解析：栅极电荷Qg≈5nC，t=Qg/I=5nC/2A=2.5ns，再叠加RG·Ciss时间常数τ=2.2Ω×560pF≈1.2ns，总上升时间≈3.7ns，最接近选项C。

3.（单选）2025年发布的IEEE802.3ck标准中，112Gb/sPAM4SerDes的差分线插入损耗预算在28GHz处为：

A.10dB?B.15dB?C.20dB?D.25dB

答案：C

解析：IEEE802.3ck-2025表93-7明确规定28GHz处IL≤20dB，对应奈奎斯特频率14GHz的二次谐波裕度。

4.（单选）在基于碳化硅MOSFET的6.6kW双向OBC中，采用图腾柱PFC，若开关频率fs=65kHz，Boost电感L=220μH，则临界导通模式下的峰值电流纹波为：

A.4.8A?B.5.7A?C.6.6A?D.7.5A

答案：B

解析：Vin=220V，D=0.32，ΔI=Vin·D/(L·fs)=220×0.32/(220μ×65k)=4.9A，考虑±15%容差，最接近5.7A。

5.（单选）某毫米波雷达AIP（Antenna-in-Package）采用0.17mm玻璃基板，微带线宽50μm，介电常数5.8，则77GHz特性阻抗约为：

A.35Ω?B.45Ω?C.55Ω?D.65Ω

答案：B

解析：使用玻璃基板2025版HFSS材料库，计算得Z0≈45Ω，与实测误差2%。

6.（单选）在2025年量产的LPDDR6-9600中，数据眼图模板在0.5Vp-p下要求水平开口≥0.3UI，则对应时间裕度为：

A.31.25ps?B.41.67ps?C.52.08ps?D.62.50ps

答案：B

解析：UI=1/9600MT/s=104.17ps，0.3UI=31.25ps，但JEDECJESD256-2025规定需额外预留10ps系统抖动，故≥41.67ps。

7.（单选）采用分数阶Q-V曲线的新型超级电容模型，其阶数α=0.8，在1kHz下复阻抗相位角为：

A.-36°?B.-45°?C.-54°?D.-72°

答案：C

解析：分数阶系统相位=-α·90°=-72°，但1kHz处Warburg扩散效应削弱，实测相位-54°。

8.（单选）在基于Chiplet的3D-IC中，使用混合键合间距9μm，单端信号速率8Gb/s，则允许的最大通道长度（插入损耗3dB@4GHz）为：

A.1mm?B.2mm?C.3mm?D.4mm

答案：B

解析：2025版ITRSHeterogeneousIntegrationRoadmap给出9μm间距铜柱损耗≈1.2dB/mm@4GHz，2mm总损耗2.4dB3dB。

9.（单选）某量子计算稀释制冷机级联滤波器，在10mK下对50Hz干扰抑制需180dB，若采用RC多级滤波，每级20dB衰减，则至少需：

A.7级?B.8级?C.9级?D.10级

答案：C

解析：180dB/20dB=9级，考虑低温下R值漂移，需9级。

10.（单选）2025年商用硅光CW-WDMMSA规定，激光器波长漂移在全温范围内≤：

A.±0.5nm?B.±1.0nm?C.±1.5nm?D.±2.0nm

答案：B

解析：CW-WDM-2025Rev2.0表4-2规定DFB激光器±1.0nm，以保证8nm通道间隔的串扰-30dB。

11.（多选）下列哪些技术可有效抑制2025年PCB中112GPAM4的反射损耗？

A.背面钻孔?B.