EDA设计技术教学课件第11章ModelSim仿真工具.pptVIP

下载本文档

0
0
约3.82万字
约 135页
2025-11-20 发布于江西
举报
版权申诉

EDA设计技术教学课件第11章ModelSim仿真工具.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

创建VCD文件例：创建全加器adder的VCD文件。第一步，设计全加器模块源文件文件adder.v。moduleadder(sum_out,carry_out,carry_in,ina,inb);outputsum_out;outputcarry_out;inputina,inb;inputcarry_in;wirecarry_out;wiresum_out;assign{carry_out,sum_out}=ina+inb+carry_in;endmoduleVCD文件格式分析第二步，例化全加器模块，设计测试平台文件test_bench.v。`timescale10ns/1nsmoduletest_bench;regcarry_in,ina,inb;wiresum_out,carry_out; adderdut(//例化全加器模块 .sum_out(sum_out), .carry_out(carry_out), .carry_in(carry_in), .ina(ina), .inb(inb) ); initial//生成功能校验激励信号begin {carry_in,ina,inb}=3b000; #20; {carry_in,ina,inb}=3b001; ? #20; {carry_in,ina,inb}=3b010; #20; {carry_in,ina,inb}=3b011; #20; {carry_in,ina,inb}=3b100; #20; {carry_in,ina,inb}=3b101; #20; {carry_in,ina,inb}=3b110; #20; {carry_in,ina,inb}=3b111; #20;end initial$dumpports(test_bench.dut,adder.vcd);//创建VCD文件?endmodule创建VCD文件第三步，按基本仿真流程，创建并编译工程，完成编译、加载、执行仿真一系列操作。创建VCD文件退出仿真进程，关闭ModelSim，打开仿真工程文件夹。创建VCD文件$comment//创建方式注释 Filecreatedusingthefollowingcommand: vcdfileadder.vcd-dumpports$end$date//创建日期 TueMay1416:53:582013$end$version//版本信息 dumpportsModelSimVersion10.0e$end$timescale//时间单位 1ns$end$scopemoduletest_bench$end//转储文件范围$scopemoduledut$end//转储文件范围$varport10sum_out$end//变量列表$varport11carry_out$end$varport12carry_in$end$varport13ina$end$varport14inb$end$upscope$end$upscope$end ?$enddefinitions$end#0$dumpports//结点信息pL600