第七章反向器.ppt

(2)N沟耗尽：第30页，共58页，星期日，2025年，2月5日（3）P沟增强:第31页，共58页，星期日，2025年，2月5日（4）P沟耗尽:第32页，共58页，星期日，2025年，2月5日第二部分MOS反相器反相器是MOS数字集成电路中最基本的单元电路。由于CMOS技术已经发展成为大规模集成电路（VLSI）的主流技术，因此本章以CMOS为主，在这之前先介绍NMOS和其他类型的反相器。第33页，共58页，星期日，2025年，2月5日MOS反相器简介：MOS反相器可分为：静态反相器、动态反相器。其结构如右图：驱动管通常为增强型NMOS，即E-NMOS。负载元件可以是：电阻（E/R反相器），增强型MOS（E/E反相器），耗尽型MOS（E/D反相器），P沟MOS（CMOS）。有比反相器：P113无比反相器：P113负载驱动管MOS静态反相器的一般结构NMOS反相器第34页，共58页，星期日，2025年，2月5日NMOS反相器简介：1.饱和增强型负载NMOS反相器饱和增强型负载NMOS反相器＝教材中的增强型NMOS管M1M1M2M2工作状态?第35页，共58页，星期日，2025年，2月5日饱和增强型负载NMOS反相器Vi为低电平时，根据M1M2可知，当时，其输出高压比电源VDD少了一个阈值电压:这就叫阈值损失。由ID1=ID2的条件可以得到输出低电平：第36页，共58页，星期日，2025年，2月5日2.非饱和增强型负载NMOS反相器为了克服饱和负载反相器输出高电平有阈值损失的缺点，可以把负载管M2的栅极接一个更高的电压VGG，且VGGVDD+VT，使负载管M2由饱和区变为线性区。由线性区电流方程：可得当Vout=VDD时才使ID＝0，因此输出高电平可达到VDD由于要增加一个电压源VGG，给使用带来不便或第37页，共58页，星期日，2025年，2月5日3.耗尽型负载NMOS反相器(VTD0)M2永远导通。输出高电平时，M1截止，M2工作在线性区，得到所以有输出低电平时，M1工作在线性区，M2工作在饱和区当时，得到输出低电平（VG-VT-VS）VGS-VT第38页，共58页，星期日，2025年，2月5日4.电阻负载NMOS反相器容易看出输出高电平后M1导通，输出开始下降当时，第39页，共58页，星期日，2025年，2月5日7.1自举反相器自举反相器只需一个电源VDD就能使输出高电平达到VDD高电平输入时，输出低电平VOL，负载管栅极电平为：VGL0=VDD-VTE自举电容CB两端电压：VGSL＝VDD-VTE-VL输入电平由高变低时，CB两端电压不能突变，负载管删压VGL随输出电压一起升高，这就是自举效应。此时ML工作状态？此时ML工作状态？（关键问题）输出达到高电平VDD自举电容的大小对特性有很大影响第40页，共58页，星期日，2025年，2月5日MB作用：使ML栅压不低于VDD-VTECB作用：输出电压上升时，CB反偏到ML的栅极，使ML的栅压Vo升高而升高－－自举效应注意：CB的大小对特性影响很大第41页，共58页，星期日，2025年，2月5日第1页，共58页，星期日，2025年，2月5日1、在双极型工艺下ECL/CML：EmitterCoupledLogic/CurrentModeLogic射极耦合逻辑/电流型开关逻辑TTL：TransistorTransistorLogic晶体管-晶体管逻辑：IntegratedInjectionLogic集成注入逻辑第2页，共58页，星期日，2025年，2月5日2、在MOS工艺下NMOS、PMOS：MNOS：MetalNitride（氮）OxideSemiconductor(E)NMOS与(D)NMOS组成的单元CMOS:MetalGateCMOSHSCMOS：HighSpeedCMOS（硅栅CMOS）CMOS/SOS：SilicononSapphire（兰宝石上CMOS，提高抗辐射能力）VMOS：VerticalCMOS（垂直结构CMOS提高密度及避免Lutch-Up效应）第3页，共58页，星期日，2025年，2月5日第一部分:MOS晶体管的工作