原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
教學目標
1.使學生了解可程式邏輯之原理及使用
2.軟体エ具使用
3.整合發展系統使用
4.快速硬体雛形験証
5.墊定學VLSI基礎
課程內容大綱
實習內容一
FPGA晶片架構及原理
PLD(ProgrammableLogicDevice)依其架構及密
度可分成三類:
1.SPLD（SimpleProgrammableLogicDevice)
2.CPLD（ComplexProgrammableLogicDevice)
3.FPGA(FieldProgrammableGateArray)
Circuitcomplexity:FPGACPLDPAL
SPLD
Ex.PALorPLA
Device:PAL20L8;
1.邏輯閘約在數百閘左右
2.IC腳位在28pin以內
3.Bipolarprocess，只能作單次燒錄，資料
無法抹除
4.GALprocess，多次燒錄，可縮短設計時
程
*InsteadoftheStandardTTL/CMOSIC
CPLD:
1.邏輯閘在800～10000之間
2.44pin以上IC的封裝以PLCC為主
3.CMOS設計技術
4.On-Chip多次燒錄抹除
5.BuiltFlashMemory
FPGA
1.使用和CPLD不同的架構設計方式
2.邏輯閘密度數比CPLD高
3.Routing複雜，非固定式，延遲時間較
長
4.SRAMBase-可重覆燒錄但需外部電源
維持資料
配合外加EEPROM作資料保持offchip
Interconnect
.ContinuousInterconnect(CPLD)
1.Predictabledelay
2.FasterglobalInterconnect
.SegmentedInterconnect(FPGA)
1.Unpredictabledelaysslowerlocal
Interconnect
2.SwitchingBoxforcircuitwiring
ConfigurableVLSI
.Advantages
1.Shorttime-to-market
2.Lowtoolingcosts
3.Lowpenaltyondesignchanges
4.Lowtestingcost
5.productadvantage(newprocess)
.Disadvantages
Lowcapacity;Lowcost;Low
speed
CPLDRouting
HighSpeed
ButlowDensity
BuiltinFlashMemory
Max.10k~50KGates
FPGARouting
Usinglocalswitchingbox
Cascadeone-by-one
LowSpeed
HighDensity
ExtraEEPROMrequired
Max5000kGates(2003)Xilinx
FPGAVendors
1.Xilinx(50%)
2.Altera(20%~30%)
3.Others(Lattice,Actel)10%
Reprogrammable:可重複燒錄
OneTimeProgrammable:單次燒錄
SRAM:以SRAMCell組成可程式點
EEPROM/Flash:以EEPROM/FlashCell組成可
程式點
Anti-Fuse:以逆熔絲組成可程式點
XilinxFPGAArchitecture
1.Gate-arraylikearchitecture
2.Configurablelogicblocks(Implementlogic)
3.I/Oblocks16signalstandards
4.BlockRAM(Synthesisable)
On-chipmemoryforhigherperformance
5.Clocksdelay-lockedloop(PLL)
6.Interconnectresources
7.Three-stateinternalbuses
BasicArchitecture
ExampleforCLBconnection
ConfigurableLogicBlock(CLB)
1.Combinationallogicgene
文档评论（0）