VHDL UART接收模块设计与状态机实现原理.pdfVIP

VHDL UART接收模块设计与状态机实现原理.pdf

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

我们再来下串口异步通信数据格式:

由在空闲状态,传送线为逻“1”状态,数的传总是以个起始位“0”始,

所以当检测到个“1”“0”的跳变,便视为可能的始位。起始位被确认后,

就知道发送器已开始发送,就可以接收已协议好的数据位数。在忽略检验位的情况下,当检

测到停止位1后就表明:一帧字符数据已发送完毕。这样,就知道发送器何时开始发

送数据和何时结束发送数据。

关于收的设要的点是如何提检测的准率,减少扰引的检误差

文档评论(0)

zhishifuwu + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档