单元 集成逻辑门电路.pptVIP

3.扇出系数N的测试扇出系数N：当电路所接负载为同型号的组件时所能带动的最多个数。测量电路见图。逐渐调节RW，使IL增大至UOL=0.3V时，读出IL值，N=IL/IIS=。第60页，共86页，星期日，2025年，2月5日在TTL与非门中，由于与非门的开关时间及电路分布电容的存在，使与非门在信号传输过程中总有一定的延迟时间，如图所示。四、传输延迟时间第61页，共86页，星期日，2025年，2月5日OC门的应用：实现线与。线与就是将几个门的输出端直接相连，实现与的功能。所以，集电极开路与非门很容易实现线与，因而扩展了TTL与非门的功能。两个OC与非门输出端相连后经电阻R接电源VCC的电路。两个OC门线与时其逻辑功能为：可见，当两个OC门输出都为高电平1时，输出Z才为高电平1，否则输出Z为低电平0。第28页，共86页，星期日，2025年，2月5日用作驱动电路。直接驱动LED、继电器、脉冲变压器等。在输入都为高电平时，输出才为低电平，LED亮；OC门输出高电平时，LED暗。说明：CMOS集成门电路也有类似TTL的OC门(称为OD门，漏极开路)门，其作用与TTL的OC门、三态门相同。第29页，共86页，星期日，2025年，2月5日2.三态输出门(TSL门)所谓三态门，就是具有高电平、低电平和高阻抗三种输出状态的门电路。当EN=1时，使与非门能正常工作，即输出，故EN端又称使能端；当EN=0时，输出端呈现高阻抗，这时称EN高电平有效三态门的主要用途是实现用同一根导线轮流传送n个不同的数据或控制信号，如图所示。同样，用三态输出门可构成双向总线，它可通过EN的不同取值控制数据的双向传输。第30页，共86页，星期日，2025年，2月5日第31页，共86页，星期日，2025年，2月5日3.CMOS传输门图所示是CMOS传输门的逻辑符号。其中C和C为互补控制端，其低电平为0V，高电平为VDD，输入电压ui在0~VDD范围内变化。由于MOS管的结构是对称的，因此传输门具有双向性，也称双向开关，即CMOS传输门的输出端和输入端也可互换使用。第32页，共86页，星期日，2025年，2月5日例2.1：正确连接4011CMOS集成芯片的外部线路，实现图(a)所示电路。实现电路如图(b)所示。2.1.4集成门电路的应用一、集成门电路的应用第33页，共86页，星期日，2025年，2月5日第34页，共86页，星期日，2025年，2月5日例2.2利用一个TTL集成电路74LS00(4输入与非门)来构造含有与非门、与门和反相器的电路，如图(a)所示。并写出逻辑表达式。使用集成芯片74LS00实现。逻辑电路连接74LS00的IC外部引脚，如图(b)所示。第35页，共86页，星期日，2025年，2月5日第36页，共86页，星期日，2025年，2月5日1.二进制运算(1)加法：两个一位二进制数相加，可能的4种组合如下：二、算术运算与电路其中本位和数用Si表示，向高位的进位用Ci表示。第37页，共86页，星期日，2025年，2月5日例2.3完成下列十进制加法。将十进制数转换成二进制数并进行加法运算。对比两组运算结果：(a)4+3；(b)147+75十进制二进制解：第38页，共86页，星期日，2025年，2月5日(2)减法：两个一位二进制数减法，可能的4种组合如下所示：其中本位差数用Ri表示，向高位的借位用Di表示。例如：从A1借位1第39页，共86页，星期日，2025年，2月5日例2.4完成下列十进制减法，并将十进制数转换为二进制数再进行减法运算。比较运算结果：(a)27-10；(b)192-3。解：第40页，共86页，星期日，2025年，2月5日例2.5完成下列十进制乘法，并将十进制数转换为二进制数再进行乘法运算。比较答案：(a)5×3;(b)23×9(3)乘法：在二进制乘法运算中，除了乘数仅为“1”和“0”外，二进制乘法与十进制乘法运算规则相似。解：第41页，共86页，星期日，2025年，2月5日(4)除法:二进制除法与十进制除法的过程一样。例2.6完成下列十进制除法，将十进制数转换为二进制数再进行除法运算。并比较结果：(a)9÷3;(b)135÷15解：第42页，共86页，星期日，2025年，2月5日2.算术运算电路

加法器：能实现二进制加法运算的逻辑电路称为加法器。

(1)半加器:能对两个