First Day Presentation培训教材电子互联.pptVIP

PN结工作原理门电路门电路参数触发器边沿D触发器通用输入输出(GPIO)端口结构芯片的数据接收内部时钟过采样Verilog代码示例触发器锁存DSP系统互联DSP的HPI接口RapidIO互联其它DSP互联反射反射传输时延传输时延地弹地弹地弹地弹非单调性非单调性非单调性非单调性非单调性串扰串扰电流的形成传输损耗传输损耗*调节R=25Ohm，输入信号受地弹影响的电压波形，PSPICE仿真结果:地弹是由于芯片引脚封装的电感引起的。地弹影响输入端信号，导致二次触发。在芯片输出信号线上串接电阻可有效减小地弹。对于总线同时、同相翻转的情况，地弹会产生更大危害。现今的主流芯片供应商通过地引脚的分配，能够很好的解决地弹问题，需要注意FPGA以及一些逻辑芯片。对于一些芯片，输出信号的沿速度可以控制(SlewControl),降低SlewRate可以减小地弹。并联端接电阻也可有效减小地弹。地弹的板级测试非常困难，也难于调试，需要通过设计保证。非单调性就是指在逻辑高低电平之间上升沿或下降沿处非单调。实际的调试过程中，非单调性是比较常见的一种信号完整性问题。电源下降的主要原因来自PCB走线电感对快速变化的电流产生的反电动势阻碍电流的增加，使得芯片电源节点处电压下降。对于高速系统的电源分析，其实是有一个叫做电源完整性(PI)的概念。对于系统的某电源，不仅仅是直流阻抗，在关心的频率范围内的阻抗要低于设定的目标阻抗。简单的解决方法:在芯片的电源引脚处加去耦电容，充当蓄电池的作用。电源完整性的提出，是由于去耦电容并非是理想电容，在超过其谐振点的频率上呈现电感性，不同的电容的并联会产生并联谐振，使得在该频点上的电容组合不能很好的充当蓄电池的作用。通过PCB仿真获得的电源平面的阻抗与频率波形:串扰:由于电磁耦合在相邻的传输线上产生的电压与电流噪声干扰。通过电容耦合进入的干扰称之为容性串扰；通过电感耦合进入的干扰称之为感性串扰。受害网络靠近干扰源一端的串扰称之为近端串扰(后向串扰)；远离干扰源一端的串扰称之为远端串扰(前向串扰)。串扰在实际调试中难于定位，重点信号要做足仿真工作，确保信号完整性。电容耦合与电感耦合的电流方向如图所示，当耦合长度到达某个值以后，后向串扰将趋向稳定，容性与感性串扰方向相同。前向串扰是一个不断叠加的过程，容性与感性串扰方向相反。在高速信号(GHz)传输中，介质损耗与趋肤效应已经成为设计面临的主要问题。1:为什么频率越高，导体的欧姆损耗越大？2:为什么微带线比带状线的传输损耗小？介质损耗:绝缘材料在交变电场的作用下会产生能量的损耗；损耗与介电常数成正比，通常使用的FR4基板的介电常数为4.0-4.5.趋肤效应:高频信号集中在导体的表面传输。传输损耗带来的传输信道的低通效应，频率越高的信号幅度衰减越大。同时也使得脉冲的宽度大大超过1bit的周期，造成了码间干扰。电磁干扰(EMI)电磁干扰主要包括传导干扰与辐射干扰。传导干扰就是通过电解质把一个电网络上的信号耦合到另一个电网络。辐射干扰一般是通过电磁感应的形式在空间进行传播的，一般可通过测试仪器探测电子设备周边规定范围内的电磁场强度，以测试电子设备的电磁兼容性。产品需要通过电磁兼容测试(EMCTest)，其中包括EMI的测试。通常解决EMI问题的方法包括:1:合理的PCB布局(主要考虑信号回流的问题)2:在信号线、电源线上串接磁珠3:在信号线、电源线上并接小电容4:敏感设备、干扰设备安装屏蔽罩，并良好接地5:吸波材料的使用电磁干扰在同一块电路板的不同功能区就会产生很大的影响，对一些敏感的RF设备造成性能严重下降。在测试计划中，如果系统有电磁敏感设备，需要安排一些特殊的测试，如在系统自身产生强干扰的情况下，测试接收设备的接收灵敏度。话题3.硬件测试与调试硬件测试:目的:尽可能多的找出产品设计中的问题，给出具有一定可信度的质量评价。硬件测试重点(个人观点):1:有完备的、清晰明确的、切实可行的测试计划（TestPlan）测试计划至少需要包括测试项详细描述、测试条件列表、测试方法与步骤、判别标准以及测试结果输出格式。其它还应包括时间表、测试所需资源列表等。2:搭建通用自动测试平台内容:信号质量测试、时序测试、功能测试、性能测试、容错测试、长时间验证测试、一致性测试、测试结果统计分析。意义:测试不仅仅是为了找出错误。通过分析错误产生的原