《VHDL应用教程》课后习题参考答案.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

《VHDL应用教程》课后习题参考答案

姓名:__________考号:__________

一、单选题(共10题)

1.VHDL中用于定义逻辑门电路的语句是什么?()

A.process

B.library

C.entity

D.architecture

2.在VHDL中,如何声明一个整数类型的信号?()

A.signalintsignal_name;

B.signalintegersignal_name;

C.variableintsignal_name;

D.variableintegersignal_name;

3.以下哪个是VHDL中的并行信号赋值语句?()

A.signala=b;

B.processa,bbeginendprocess;

C.a=b;

D.ifathenb=c;endif;

4.VHDL中,以下哪个关键字用于定义一个函数?()

A.function

B.procedure

C.process

D.task

5.在VHDL中,以下哪个是正确的时钟周期声明?()

A.clk_period=10ns;

B.clk_period:time:=10ns;

C.clk_period:=10ns;

D.clk_period=10ns;

6.以下哪个是VHDL中用于创建模块的语句?()

A.entity

B.architecture

C.signal

D.process

7.在VHDL中,如何定义一个位宽为8位的向量信号?()

A.signalvec:bit_vector(7downto0);

B.signalvec:bit_vector(0to7);

C.signalvec:std_logic_vector(7downto0);

D.signalvec:std_logic_vector(0to7);

8.VHDL中,如何声明一个名为my_entity的模块的实体?()

A.entitymy_entityis;

B.architecturemy_entityis;

C.librarymy_entity;

D.signalmy_entity;

9.在VHDL中,以下哪个关键字用于表示信号赋值是异步的?()

A.=

B.

C.=

D.=

10.VHDL中,以下哪个是用于定义过程的语句?()

A.function

B.procedure

C.task

D.entity

二、多选题(共5题)

11.VHDL中,以下哪些是常量声明的正确方法?()

A.constantc:integer:=10;

B.constantc:bit_vector(3downto0):=1010;

C.c:integer:=10;

D.c:bit_vector(3downto0):=1010;

12.在VHDL中,以下哪些是正确的信号赋值方式?()

A.signala=b;

B.a=b;

C.processa,bbegina=b;endprocess;

D.a=b;

13.以下哪些是VHDL中标准库中的数据类型?()

A.std_logic_vector

B.integer

C.time

D.boolean

14.VHDL中,以下哪些是结构化描述的方法?()

A.Behavioralmodeling

B.Dataflowmodeling

C.Structuralmodeling

D.OOPmodeling

15.以下哪些是VHDL中用于声明组件接口的语句?()

A.component

B.entity

C.architecture

D.library

三、填空题(共5题)

16.在VHDL中,用于声明实体接口的语句是______。

17.VHDL中,用于描述硬件行为的是______。

18.在VHDL中,用于表示逻辑电平的信号类型是______。

19.VHDL中,用于表示位宽固定长度的信号类型是______。

20.在VHDL中,用于表示时间类型的常量关键字是______。

四、判断题(共5题)

21.在VHDL中,所有的实体都必然包含一个架构体。()

A.正确B.错误

2

文档评论(0)

130****0773 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档