1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. 计算机原理

CPU设计实战：LoongArch版 课件 06_异常与中断设计实验.pptx

CPU设计实战：LoongArch版 课件 06_异常与中断设计实验.pptx

    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    异常与中断实验

    特权等级2两个特权等级对应用户态的：PLV3（当CSR.CRMD.PLV1=3时）对应核心态的：PLV0（当CSR.CRMD.PLV=0时）不同特权等级下的操作权限PLV3：仅可执行用户态指令、不可访问CSR、仅可访问用户态(虚)地址空间、不可操作TLBPLV0：可执行所有指令、可访问CSR、可访问整个地址空间、可操作TLB注：1.CSR是ControlStatusRegister(控制状态寄存器)的简写。CSR.CRMD.PLV指代号为CRMD的CSR寄存器中PLV域。2.RISC-V中CPU当前处于M、S

    您可能关注的文档

    最近下载

    文档评论（0）

    xiaobao + 关注
    实名认证
    内容提供者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >