SoC可测性技术研究.pdfVIP

SoC可测性技术研究

SoC可测性技术研究

车彬，樊晓桠

，(西北工业大学航空微电子中心，陕西西安710072)

摘要：超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片(SoC)设计方法使测试面临新的挑

战，需要研究开发新的测试方法和策略。介绍了可测性设计技术常用的几种方法，从芯核级综述了数字

逻辑模块、模拟电路、内存、处理器、第三方IP核等的测试问题，并对SoC可测性设计策略进行了探讨，

最后展望了SoC测试未来的发展方向。

关键词：片上系统；可测性设计；扫描测试

中图分类号：TP303文献标识码：A文章编号：1000—8829(2009)06—0001—04

ResearchofDesign--on-TestabilityforSoC

CHEBin，FANXiao—ya

(AviationMicroelectronicCenter，NorthwesternPolyteehniealUniversity，Xi’an710072，China)

Abstract：Acomprehensivesurveyoftheup—to—datedesignfortestability(DFT)methodsandtestingtechnolo—

giesofrsystem-on-a—chipfSoC)ispresented．Theverydeepsubmicrometertechnicsandthesystem—on·a—chip

(SoC)basedonreusableembeddedIP(intellectualproperty)posenewchallengesofrtest，andthenewtest

methodologyandstrateygofrSoCareneeded．SomecommontechniquesofrVLSIDFTaresummarized．The

techniquesofDFTandtestingofrembeddedcoresofdigital，analog／mixed—signal，memory，processorandthird-

partyIPcoreareintroducedrespectively．TheDFTstrategyofSoCdesignisdiscussed．Finally，somefuturedi·

rectionsinDFTandtesttechnologiesofrSoCareindicated．

Keywords：system—on—a·chip(SoC)；designfortestability；scantest

随着现代半导体技术的发展，使得将整个系统集设计时必须考虑的。总之，SoC的系统级DKI包括对

成在一个芯片上成为可能，即通常所说的片上系统集测试可行性、测试时问、测试成本和测试结构对芯片面

成SoC(system—on—a-chip)。SoC一般包括微处理器积的影响等方面做出设计决策。

核、嵌入式内存、若干功能模块和模拟电路部分。图1

所示为一个SoC示例。SoC由于将系统的大部分集成

于一个芯片可以使系统运行得更快，而功耗更低。分

立器件的减少可以使终端产品的体积更小，成本降低。

由于SoC设计的特点，使测试SoC芯片变得非常

困难。SoC的测试不能像测试小规模芯片那样作为一

个整体进行。通常的方法是对SoC芯片上的各个模块

分别进行测试。但是SoC芯片包含相当数量功能复杂

图1SoC不例

的模块，测试中它们的可控性(controllability)和可观

可测试设计(DFT)是适应集成电路的发展要求所

察性(observability)将成为测试的主要问题。系统中