1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

集成电路设计仿真：逻辑仿真_（6）.VerilogHDL语言基础.docx

集成电路设计仿真：逻辑仿真_（6）.VerilogHDL语言基础.docx

    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    PAGE1

    PAGE1

    VerilogHDL语言基础

    1.VerilogHDL简介

    Verilog硬件描述语言（VerilogHardwareDescriptionLanguage，简称VerilogHDL）是一种用于描述数字和混合信号系统行为的硬件描述语言。它最初由GateLevelSimulations(GLS)公司开发，并于1995年成为IEEE标准（IEEE1364-1995）。VerilogHDL广泛应用于集成电路设计和验证中，特别是在逻辑仿真和功能验证阶段。

    1.1VerilogHDL的特点

    行为描述：VerilogHDL允许设计者以高级

    您可能关注的文档

    最近下载

    文档评论（0）

    找工业软件教程找老陈 + 关注
    实名认证
    服务提供商

    寻找教程；翻译教程；题库提供；教程发布；计算机技术答疑；行业分析报告提供；

    咨询作者（448人已咨询） 已休息

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >