数字后端verication物理验证流程.pdfVIP

数字后端verication物理验证流程

LVS原理

LVS（LayoutVersusSchematics）是物理验证中非常重要的一个步骤。它是用来检查设计的Layout

是否和Netlist是否一致。本质就是对比两个Netlist是否一致。工具将design的layout抽取出

对应的spicenetlistf然后和source的netlist进行比对。因此，对于同一个GDS,做LVS时

只需要第一次抽取一次netlist即可（无需每次都通过GDS抽取netlist）。物理验证LVS的流

程图如下图所示。

从流程图中可以得知，在做LVS前，我们需要以下数据：

Post-layout的GDSIIdesign.gds

Post-layout的PGNetlistdesign_pg.v

LVSRNSET

在应用calibre跑LVS之前应该先在ICC/ICC2中验证LVS主要检查design中的short和openo

同时也需要checkpg是否有floating（floatingpin需要fix,而floatingshape则可以不用管）c

主要命令如下：

verify_pg_nets

verifyjvs-max_error

100-check_short_locator-check_open_locator-ignore_floating_port-ignore_floating_net

chcck_lvs-checks{shortopen}-max_crrors100

如果ICC/ICC2中LVS都过不了（即可能存在short或者open），务必先在ICC/ICC2中将short,

open全部清干净后，再进行物理signoff工具calibre的LVScheck。

正常情况下，如果ICC/TCC2中均无short和open,则说明design的LVS基本上就没有太大问

题。如果验证后calibre中仍然有错误，主要有以下几种情况

Text可能没打对或者没打全（比如某些PG可能是孤立的，并没有和他连成一个整体

powernetwork）此处提一个个人觉得比较重要的点，virtualconnect要慎用。

o

PGnetlist中可能包含某些没有device的instance比如普通fillercell,TCD等physicalonly

cell

o

LVS数据准备

Mergegds

ICC/ICC2导出的design.gdK不含标准单元），需要将design中用到的cell（比如IPJO和Memory

等的gds全部merge进去产生一design_merge.gdsgdsmerge工作可以在calibre或者virtuoso

o

中实现。

产生spice格式的pgnetlist

利用calibre自带的v21vs命令，可以将设计的design_pg.v转换成工具识别的spicenetlisto

v2lvs-vdesign_pg.v-odesign_pg.spi

同时,还需要将design中用到的cell（比如IP,IO和Memory等）的spice网表,include到

design_pg.spi中去。这些spicenetlist通常是foundary或者vendor提供的,一般是spi或者cdl

格式的文件。

常见LVS错误案例

Spicenetlistfile