《数字电路的分析与实践》课件——时序逻辑电路的设计.pptxVIP

下载本文档

1
0
约1.25千字
约 15页
2026-01-13 发布于福建
举报
版权申诉

《数字电路的分析与实践》课件——时序逻辑电路的设计.pptx

此“教育”领域文档为创作者个人分享资料，不作为权威性指导和指引，仅供参考

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

任务5.1时序逻辑电路的设计

时序逻辑电路的设计概述时序逻辑电路的设计目录

一、时序逻辑电路的设计概述概念设计和分析互为逆过程。设计是指根据具体逻辑问题，设计出实现这一逻辑功能要求的电路，并要求电路最简。最简标准：触发器和门电路数目最少，其输入端最少。

一、时序逻辑电路的设计概述步骤(1)逻辑抽象，得出原始状态转换图（表）。(2)状态化简。(3)状态分配。(4)选定触发器类型，求出输出方程，状态方程（次态方程）和驱动方程。(5)根据求出的输出方程和驱动方程画出逻辑电路图。(6)检查设计的逻辑电路是否具有自启动能力。若不能自启动应采取措施解决。

一、时序逻辑电路的设计概述步骤时序逻辑电路的设计步骤

二、时序逻辑电路的设计(1)根据设计要求，作出状态转换图依题意，十进制计数器需要用十个状态来表示。十个状态循环后回到初始状态。设这十个状态为S0、S1、S2、···、S9。用下降沿触发的JK触发器设计同步8421BCD码的十进制加法计数器

二、时序逻辑电路的设计(2)选择触发器的类型、个数以及进行状态分配。①选择所用触发器的类型和个数。选择JK触发器，因为状态数N=10，所以取触发器个数n=4。②状态分配采用8421BCD码。共有十个状态，分别为S0=0000，S1=0001，……，S9=1001。1010～1111六个状态可作为任意项处理。用下降沿触发的JK触发器设计同步8421BCD码的十进制加法计数器

二、时序逻辑电路的设计③列出状态转换真值表用下降沿触发的JK触发器设计同步8421BCD码的十进制加法计数器

二、时序逻辑电路的设计(3)求出三个向量方程①画次态卡诺图用下降沿触发的JK触发器设计同步8421BCD码的十进制加法计数器

二、时序逻辑电路的设计(3)求出三个向量方程①由次态卡诺图可得状态方程用下降沿触发的JK触发器设计同步8421BCD码的十进制加法计数器

二、时序逻辑电路的设计②将以上触发器的状态方程与JK触发器特性方程比较，可得各触发器的驱动方程用下降沿触发的JK触发器设计同步8421BCD码的十进制加法计数器

二、时序逻辑电路的设计(4)由驱动方程画出逻辑电路图用下降沿触发的JK触发器设计同步8421BCD码的十进制加法计数器

二、时序逻辑电路的设计(5)检查电路的自启动能力。由次态卡诺图可知该电路具有自启动能力。用下降沿触发的JK触发器设计同步8421BCD码的十进制加法计数器(6)画状态转换图

小结设计和分析互为逆过程。设计是指根据具体逻辑问题，设计出实现这一逻辑功能要求的电路，并要求电路最简。最简标准：触发器和门电路数目最少，其输入端最少。时序逻辑电路的一般设计步骤是：逻辑抽象；状态化简；状态分配；选定触发器类型，求出输出方程，状态方程（次态方程）和驱动方程；画出逻辑电路图；检查设计的逻辑电路是否具有自启动能力。

谢谢大家！