《数字电路的分析与实践》课件——高密度可编程逻辑器件的认知.pptxVIP

任务9.2高密度可编程逻辑器件的认知

复杂可编程逻辑器件CPLD现场可编程逻辑器件FPGA目录

一、复杂可编程逻辑器件CPLD简介随着集成电路工艺水平的提高，PLD逐渐向高密度、低功耗、高速度的方向发展，20世纪80年代末Lattice公司推出一系列具备在系统可编程能力的复杂可编程逻辑器件CPLD（ComplexPLD）。CPLD采用E2CMOS工艺制作，增加了内部连线，改进了内部结构体系，因而设计更加灵活。大多数CPLD的结构一般包括：可编程逻辑宏单元，可编程I/O单元和可编程内部连线三部分。

一、复杂可编程逻辑器件CPLD1.编程逻辑宏单元CPLD的逻辑宏单元与GAL器件的类似是与I/O连在一起的，称为输出逻辑宏单元。CPLD器件的宏单元在内部，它主要包括与或阵列、多路选择器和可编程触发器等电路，能独立的配置时序或组合工作方式。

一、复杂可编程逻辑器件CPLD2.可编程I/O单元CPLD中的可编程I/O单元也可称为IOC，是内部信号到I/O引脚的接口部分。由于阵列型CPL大部分的端口都是I/O端口，而且系统的输入信号经常要锁存，因此I/O通常作为一个独立的单元来处理。

一、复杂可编程逻辑器件CPLD2.可编程I/O单元从图可知，该IOC电路由输入缓冲器、输入寄存器/锁存器、三态输出缓冲器和几个可编程的数据选择器组成。图中的触发器有两种工作方式，当R/L为高电平时，该触发器为边沿触发器；当R/L为低电平时，该触发器被置为锁存器。数据选择器MUX1用于选择三态输出缓冲器的工作状态；MUX2用来选择输出信号的传送通道；MUX3用来选择输出极性；MUX4用于选择输入方式；MUX5和MUX6用来选择时钟脉冲的来源和极性。根据数据选择器的不同状态组合，就可得到得到各种IOC组态。

一、复杂可编程逻辑器件CPLD3.可编程内部连线可编程内部连线在各逻辑宏单元之间及逻辑宏单元和I/O单元之间提供连接网络。每个逻辑宏单元通过可编程连线阵列接收专用输入或输入端的信号，并将宏单元的信号反馈到其需要到达的目的地。

二、现场可编程逻辑器件FPGAFPGA器件的基本结构FPGA具有掩模可编程门阵列的通用结构，主要由逻辑功能块排列成阵列组成，由可编程的互连资源连接这些逻辑功能块来实现不同的设计。下面以Xilinx的FPGA为例分析其基本结构。FPGA通常由三种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。三种可编程电路包括：可编程逻辑块CLB（ConfigurableLogicBlock）、互连资源IR（InterconnectResource）和输入/输出模块IOB（I/OBlock）。

二、现场可编程逻辑器件FPGAFPGA器件的基本结构可编程逻辑块CLB是实现逻辑功能的基本单元，通常是按规则排列成阵列，并散布于整个芯片；可编程互连资源IR包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路；可编程输入/输出模块IOB用来完成芯片上的逻辑与外部封装脚的接口，IOB通常排列在芯片的四周。

小结CPLD采用E2CMOS工艺制作，增加了内部连线，改进了内部结构体系，因而设计更加灵活。FPGA的内部由很多独立的编程逻辑模块组成，各逻辑模块之间可以灵活的互相连接。FPGA以其密度高、编程速度快、设计灵活和可再配置设计能力等优点，受到普遍欢迎和广泛发展。

谢谢大家！