1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

集成电路仿真：数字电路仿真_（4）.VerilogHDL语言基础.docx

集成电路仿真：数字电路仿真_（4）.VerilogHDL语言基础.docx

    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    PAGE1

    PAGE1

    VerilogHDL语言基础

    1.VerilogHDL概述

    VerilogHDL（HardwareDescriptionLanguage）是一种用于描述电子系统行为和结构的高级语言。它主要用于数字电路的设计、仿真和验证。VerilogHDL提供了一种标准化的方法来描述硬件电路的功能、行为和结构，使设计者能够以一种高级抽象的方式进行电路设计。

    1.1VerilogHDL的发展历史

    VerilogHDL最初由GatewayDesignAutomation公司于1985年开发，后被CadenceDesignSystems收购。1990

    您可能关注的文档

    最近下载

    文档评论（0）

    找工业软件教程找老陈 + 关注
    实名认证
    服务提供商

    寻找教程；翻译教程；题库提供；教程发布；计算机技术答疑；行业分析报告提供；

    咨询作者（450人已咨询） 已休息

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >