ICS9250时钟发生器技术规格与应用指南.pdfVIP

ICS9250‑23

集成电路系

统公司

Celeron和PII/IIITM的频率生成器和集成缓冲器

推荐应用：引脚配置

810/810E型芯片组

输出特性：

•2‑CPU@2.5V，最高166MHz。

•13‑SDRAM@3.3V，最高166MHz。

•2‑3V66@3.3V，2倍PCIMHz。•8-

PCI@3.3V。•1‑48MHz，@3.3V固

定。•1‑24MHz@3.3V。•2‑REF

@3.3V，14.318MHz。

特性：

•支持最高166MHz的频率•通过PD#支持电源

管理•用于EMI控制的展频技术（±0.25%）中心

展频•使用外部14.318MHz晶体•FS引脚用于频率

选择

关键规格：

•CPU输出抖动：250ps•IOAPIC输出抖动：

500ps•48MHz，3V66，PCI输出抖动：500

56引脚300密耳SSOP

ps•参考输出抖动。1000ps•CPU输出偏斜：

1.这些引脚将具有2倍的驱动强度。*在指定输入上连接

175ps•PCI输出偏斜：500ps•3V66输出偏

120K欧姆上拉电阻至VDD。

斜175ps•对于组偏斜定时，请参阅组定时关系

表。

方框图

PLL248MHz

24MHz

电源组/2

GNDREF,VDDREFREF,晶体X1XTAL

X2OSCREF[1:0]

GND3V66,VDD3V66=3V66

GNDPCI,VDDPCIPCICLKs

PLL1

GNDCOR,VDDCOR=PLLCORE扩展CPUCLK[1:0]

GND48,VDD48=48GNDSDR,频谱

VDDSDRSDRAMGNDLCPU,