《基于FPGA的自主可控SOC设计》_第二讲 硬件描述语言VHDL设计.pptVIP

**逻辑代数或卡诺图对逻辑函数进行化简逻辑代数或卡诺图对逻辑函数进行化简编码器是将2n个分离的信息代码以N个二进制码来表示。如果一个编码器有n条输入线以及m条输出线，则称之为N*M编码器。有二进制编码器，二—十进制编码器优先编码器之分编码器是将2n个分离的信息代码以N个二进制码来表示。如果一个编码器有n条输入线以及m条输出线，则称之为N*M编码器。有二进制编码器，二—十进制编码器优先编码器之分*并行语句执行*并行语句执行*并行语句执行*两者仿真结果相同，前面的例子在EDA工具综合优化后得到简化电路*译码器与编码器的功能类似，它们都是用来作码和码之间的转换器，只是功能恰好相反。译码器是把输入的数码解出其对应的数码，例如,BCD至7段显示译码器执行的动作就是把一个4位的BCD码转换成7个码的输出，以便在7段显示器上显示出这个十进制数。如果有N个二进制选择线，则最多可译码成2n个数据。

从一组数据中选择一路信号进行传输的电路，称为数据选择器。顺序语句**比较器的应用非常广泛，从算术的比较，排序，到一般的逻辑电路控制，比如警报器，重量控制，亮度控制，温度控制。比较器是一个使用频率非常高的电路。*结构时序）****在数字逻辑设计的内部，大多采用二进制或十六进制的数字类型，在日常生活中几乎用的都是十进制，所以经常遇到数字类型之间的相互转换的问题。本节将重点放在最常用的两种数码转换电路，为了精简篇幅，这里把两种转换写在同一个程序里，也就是说，二进制的输入将被转换成十进制的BCD码，同时将BCD码再转换成七段显示器码。共阴极数码管***共阴极数码管*共阴极数码管*共阴极数码管非时序电路*在process中，其值被引用的信号应当出现在敏感信号列表中*0to4包括了3，所以3的情况不能再单独处理*三种描述风格各自具有什么特点。根据输入输出真值表的数据关系进行描述功能Sum输入1个或者3个1的时候才为1Cout输入2个以上才为1***由例可以看到，在应用VHDL进行程序设计时，行为描述方式是最重要的描述方式，它是VHDL编程的核心，可以说，没有行为描述就没有VHDL。由例可以看到，在应用VHDL进行程序设计时，行为描述方式是最重要的描述方式，它是VHDL编程的核心，可以说，没有行为描述就没有VHDL。由例可以看到，在应用VHDL进行程序设计时，行为描述方式是最重要的描述方式，它是VHDL编程的核心，可以说，没有行为描述就没有VHDL。在数字器件中可实现的只有X或－，0，1，Z，其他类型通常不可综合

TYPESTD_LOGICISU--未初始化的X--强未知的0--强01--强1Z--高阻态W--弱未知的L--弱0H--弱1---忽略);**必须代入信号值，不能使用变量必须代入信号值，不能使用变量*****半加器没有进位输入*例化声明的端口必须与子模块的端口一致*例化声明的端口必须与子模块的端口一致*例化声明的端口必须与子模块的端口一致*定义信号作为子模块之间的数据传递注意信号之间的传递定义信号作为子模块之间的数据传递注意信号之间的传递定义信号作为子模块之间的数据传递注意信号之间的传递定义信号作为子模块之间的数据传递注意信号之间的传递课后思考题：4选1多路选择器的三种描述设计 whens4= if(keyin=‘0’)then next_state=s0; else next_state=s5; keyout=‘1’; endif;S4状态 whens4= if(keyin=‘0’)then next_state=s0; else next_state=s5; keyout=‘1’; endif; whens5= if(keyin=‘0’)then keyout=‘0’; next_state=s0; endif; endcase;