《智能电子产品设计与制作》课件——1.3.1 通用GPIO端口内部结构.pptxVIP

下载本文档

0
0
约1.02千字
约 6页
2026-01-17 发布于浙江
举报
版权申诉

《智能电子产品设计与制作》课件——1.3.1 通用GPIO端口内部结构.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

智能电子产品设计与制作项目一1.3.1通用GPIO端口内部结构2026年1月10日星期六智能光电技术应用专业教学资源库

GPIO端口内部结构主要内容

1.GPIO端口内部结构(1)GPIO端口寄存器：每个GPIO端口有四个32位配置寄存器(GPIOx_MODER,GPIOx_OTYPER,GPIOx_OSPEEDR,GPIOx_PURDR),两个32位数据寄存器(GPIOx_IDR,GPIOx_ODR),一个32位置位/复位寄存器(GPIOx_BSRR),A和B端口还有一个32位锁存寄存器(GPIOx_LCKR),两个32位复用功能选择寄存器(GPIOx_AFRH,GPIOx_AFRL)。每个寄存器的功能详见STM32FO的数据手册。

1.GPIO端口内部结构(2)GPIO端口输入/输出模式GPIO端口的每个位都可以由软件分别配置成以下八种工作模式之一：输入浮空(用于带外部上拉的按键输入等)输入上拉(用于保证空闲时为可靠高电平的情况)输入下拉(用于保证空闲时为可靠低电平的情况)模拟输入(一般用于AD转换)带上拉或下拉的开漏输出(芯片外部需要接上拉电阻)带上拉或下拉的推挽输出(普通端口电平输出)带上拉或下拉的复用推挽输出(复用功能电平输出)带上拉或下拉的复用开漏输出(复用开漏输出，芯片外部需接上拉电阻)

AnalogAlternatefunctioninputon/offReadVpDiotriggerLInputdriver_VDDIOProtectiondowndiodeVssN-MOSReadwriteFromon-chipperipheral 1.GPIO端口内部结构(3)每个I/0端口位都可以自由编程，但是I/O端口寄存器必须按32位字被访问。每个I/O端口的内部基本结构如图。onloffon/offPush-pull,open-drainordisabledToon-chipperipheralBitset/resetregistersOutputdataregisterProtectiondiodeAlternatefunctionoutputInputdataregisterOutputcontrolI/OpinP-MOSVoploupWrite

谢谢观看! 智能电子产品设计与制作