CN120295633A 用于针对异构系统的有意编程的方法和装置 （英特尔公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN120295633A(43)申请公布日2025.07.11

(21)申请号202510356087.4

(22)申请日2020.03.26

(30)优先权数据

16/455,3882019.06.27US

(51)Int.CI.

GO6FGO6NGO6N

8/41(2018.01)20/00(2019.01)5/046(2023.01)

(62)分案原申请数据

202010223629.82020.03.26

(71)申请人英特尔公司

地址美国加利福尼亚州

(72)发明人A·赫尔D·格斯特曼

J·高茨克里奇

M·布尔戈斯-塞维尼尔

S·沙尔马

(74)专利代理机构北京健源世嘉知识产权代理

事务所(普通合伙)1600445专利代理师王健

权利要求书4页说明书42页附图17页

(54)发明名称

用于针对异构系统的有意编程的方法和装置

(57)摘要

CN120295633A公开了用于针对异构系统的有意编程的方法、装置、系统和制品。示例装置包括：代码提升器，用于：基于标识符标识与要在异构系统上执行的算法相对应的经注释代码，标识符与经注释代码相关联，以及通过将采用第二表示的中间代码标识为具有与经注释代码的第二算法意图相对应的第一算法意图，来将采用第一表示的经注释代码转换为中间代码；领域专用语言(DSL)生成器，用于在第一算法意图与第二算法意图匹配时，将采用第二表示的中间代码转换为采用第三表示的DSL代码，第三表示对应于DSL表示；以及代码替换器，用于调用编译器以便基于DSL代

CN120295633A

302

302变体生成器

402

变体管理器

406

权重存储

418

性能分析器

反馈接口

应用编译器

404

成本模型学习器

408

编译自动调度器

410

变体编译器

跳转表

CN120295633A权利要求书1/4页

2

1.至少一种非暂态计算机可读存储介质，所述计算机可读存储介质包括指令，所述指令使得处理器电路至少用于进行以下操作：

基于具有第二算法意图的第二代码块标识具有第一算法意图的第一代码块，所述第二算法意图与所述第一算法意图相对应；

利用机器学习模型将所述第一代码块转译成可执行领域专用语言代码；以及

输出所述可执行领域专用语言代码。

2.如权利要求1所述的至少一种非暂态计算机可读存储介质，其中，所述机器学习模型是第一机器学习模型，并且所述指令使所述处理器电路用于使用第二机器学习模型确定所述第二算法意图与所述第一算法意图相对应。

3.如权利要求1所述的至少一种非暂态计算机可读存储介质，其中，所述指令使所述处理器电路用于：

确定所述第一算法意图与采用第一表示的第一操作相对应，所述第一操作用于基于输入来生成输出；以及

确定所述第二算法意图与采用第二表示的第二操作相对应，所述第二操作用于基于所述输入来生成所述输出。

4.如权利要求1所述的至少一种非暂态计算机可读存储介质，其中，所述指令使所述处理器电路用于：

确定所述第二代码块包括循环；

确定所述第一代码块是模板代码块；以及

基于利用所述模板代码块对所述循环的替换，将所述第一代码块转译成所述可执行领域专用语言代码。

5.如权利要求1所述的至少一种非暂态计算机可读存储介质，其中，所述处理器电路是第一处理器电路，并且所述指令使所述第一处理器电路用于：

生成针对第二处理器电路的第一调度，以基于所述可执行领域专用语言代码执行工作负载的第一部分；

生成针对第三处理器电路的第二调度，以基于所述可执行领域专用语言代码执行所述工作负载的第二部分；

使所述第二处理器电路基于所述第一调度执行所述第一部分；以及

使所述第三处理器电路基于所述第二调度执行所述第二部分。

6.如权利要求5所述的至少一种非暂态计算机可读存储介质，其中所述指令使所述第一处理器电路确定所述第二处理器电路要与所述第三处理器电路对所述第二部分的执行并行地执行所述第一部分。

7.如权利要求5所述的至少一种非暂态计算机可读存储介质，其中，所述第三处理器电路是图形处理单元，并且所述指令使所述第一处理器电路用于：

确定所述第二处理器电路要执行所述第一部分和所述第二部分；以及

基于所述第二处理器电路的利用率满足阈值的确定，使所述第二处理器电路用于将所述第二部分迁移到所述图