VHDL测试平台编写与仿真技术应用.pdf

9.编写测试平台

随着您对仿真技术的熟练掌握，您会发现VHDL仿真器成为您的主要设计工具。

虽然本书的大部分内容集中在VHDL在综合中的应用，但使用VHDL的一个主要原

因是它作为测试激励语言的强大功能。随着逻辑设计变得越来越复杂，全面的前期

验证对于设计项目的成功变得至关重要。上，随着您对仿真的熟练掌握，您会

很快发现VHDL仿真器成为您的主要设计开发工具。当仿真从项目一开始就使用时，

您在综合过程中会更加轻松，并且会花费更少的时间重新运行耗时的过程，如

FPGA布局布线工具和其他与综合相关的软件。

为了仿真您的项目，您需要开发一个额外的VHDL程序，称为测试平台。（一