12高速电路设计基础.pptVIP

高速电路设计基础沈剑青2009.5.3目录阻抗和阻抗匹配高速线差分线高速PCB板材简介高速电路电源滤波高速电路的定义狭义的高速数字电路仅仅指工作频率不低于30MHz的标准数字电路广义的高速数字信号由信号的边沿速度决定，一般认为上升时间小于4倍信号传输延迟时就可视为高速信号如果数字信号10%～90%的上升时间为tr，那么信号的有效带宽BW为：1ns上升时间的信号带宽350Mhz高速信号的分析都用波的理论来进行分析问：ADSL在电话线上发出1MHz的调制信号是否是高速信号？信号完整性SI，SignalIntegrity，即信号完整性，研究如何保证信号的质量，当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片管脚时，该电路就有很好的信号完整性广义的信号完整性还包括：反射、振铃、地弹、串扰及不产生超标的电磁辐射（EMI问题）SI问题源于电路开关速度的提高，2000年后越来越多的芯片工作在100MHz的频率以上，200MHz的DDR内存也广泛应用，信号的边沿越来越陡（已达到ps级），高速器件性能增加，PCB布线密度提高使信号完整性问题越来越严重阻抗什么是阻抗？阻抗不是电阻，有很多种解释，简单地说就是单位长度传输线分布电感与电容之比的平方根PCB走线越粗，阻抗越低，走线越靠近地平面，阻抗越低相速度Vp是波在PCB走线上的行进速度FR4板材介电常数为4.5，聚四氟乙烯介电常数2.55，罗杰斯介电常数3～10波在FR4板材表层走线的相速度为1.6X108m/s，约为光速的一半，内层走线慢反射反射系数其中没有反射发生时，反射系数＝0；开路反射系数＝1；短路反射系数＝-1，发生了全反射。端接（terminal),也称匹配。按照匹配位置有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配反射的危害如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射，其结果就是信号振铃避免反射的最佳办法就是阻抗匹配和保持走线阻抗连续端接匹配源端不匹配，终端匹配：终端反射系数为0，电磁波到达终端后被负载完全吸收，没有反射源端匹配，终端不匹配，源端反射系数为0，终端有反射，电磁波在到达终端后有部分能量反射回源端，被源端串联电阻完全吸收源端和终端都不匹配，源端和终端的反射系数都不为0，电磁能量无论在终端还是源端都不能被完全吸收，发生多次反射，引发一系列SI、EMI问题常用端接RC匹配终端，RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理串联电阻匹配能够减少驱动器的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路，优势还在于可以减少板上器件的使用数量和连线密度端接效果1为未加端接前信号驱动端与负载端的波形，2为使用50Ω串行端接信号波形，3为使用戴维宁端接（上下拉电阻100Ω）后的信号波形，4为使用简单的并行端接（下拉电阻50Ω）后的信号波形，5所指的波形为使用并行AC端接（下拉电阻50Ω，电容0.1uF）后的信号波形多负载端接多负载端接，优先采用星形拓扑，在每个负载的分支上加入匹配电阻，多用于低成本的时钟、总线上，要求高的场合用时钟驱动器问题：是不是只要有了良好的阻抗匹配，高速波形传输就不会变形？如果发生变化，波形会怎样变化？目录阻抗和阻抗匹配高速线差分线高速电路电源滤波回流信号回流（Returncurrent）：指伴随信号传播的返回电流。信号回流的途径是多方面的：参考平面，相邻的走线，介质，甚至空气都可能成为它选择的通道，究竟哪个占主要地位归根结底看它们和信号走线的耦合程度。高速信号的回流电感最小的路径在走线的正下方，垂直下方电流密度最大，向两侧不断减小PCB叠层电源平面紧贴地平面。信号层和参考平面层靠近，保证信号和回流组成的最小面积，重要信号应该以地平面作参考平面。保证电源与地层阻抗最低。高速信号线在换层时，会出现过孔等阻抗不连续点，应加地过孔或加旁路电容。信号不要跨越参考平面分割带，以防止回流路径绕行PCB叠层的原则简单，但是实际运用要根据电路特点和利弊权衡来进行，叠层厚度的取舍也要根据实际情况进行问题：下面两个PCB叠层各有什么特点？串扰串扰是指信号在传输线上传播，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。这种干扰是由于两条信号线之间的耦合,即信号线之间的互感和互容耦合引