CN101030602B 一种可减小短沟道效应的mos晶体管及其制作方法 （上海集成电路研发中心有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利

(10)授权公告号CN101030602B

(45)授权公告日2012.03.21

(21)申请号200710039186.1

(22)申请日2007.04.06

(73)专利权人上海集成电路研发中心有限公司地址201203上海市张江高科技园区碧波路

177号华虹科技园4楼B区

(72)发明人康晓旭

(74)专利代理机构上海智信专利代理有限公司

HO1L21/28(2006.01)

HO1L21/822(2006.01)

(56)对比文件

US7081652B2,2006.07.25,

CN1428845A,2003.07.09,说明书第2页第15行-第4页第10行，附图1A-1F.

审查员甄丽娟

31002

代理人王洁

(51)Int.CI.

HO1L29/78(2006.01)

HO1L29/41(2006.01)

HO1L29/43(2006.01)

HO1L27/04(2006.01)

HO1L21/336(2006.01)

权利要求书1页说明书3页附图3页

(54)发明名称

一种可减小短沟道效应的MOS晶体管及其制作方法

(57)摘要

CN101030602B本发明提供一种可减小短沟道效应的MOS晶体管及其制作方法。现有技术采用外延工艺制作抬高的源极和漏极来减小短沟道效应，存在高复杂性和高成本等问题。本发明的可减小短沟道效应的MOS晶体管制作在已制成场隔离区的硅衬底上，其包括栅极堆层、栅极侧墙、源极和漏极，其中，该硅衬底上制作有凹槽，该栅极堆层设置在该凹槽中。本发明的MOS晶体管的制作方法先制作凹槽；然后进行阱注入、防穿通注入和阈值电压调整注入；接着在该凹槽中制作栅极堆层；之后进行轻掺杂漏注入和晕注入，并制作栅极侧墙；然后进行源漏注入，以制成源极和漏极；最后在源极和漏极顶部制作金属硅化物层。采用本发明可有效减小短沟道效应，并可大大降低工艺难度

CN101030602B

黄共往在n温烫

CN101030602B权利要求书1/1页

2

1.一种可减小短沟道效应的MOS晶体管的制作方法，该MOS晶体管制作在已制成场隔离区的硅衬底上，其特征在于，该方法包括以下步骤：(1)在该硅衬底上制作凹槽；(2)进行阱注入、防穿通注入和阈值电压调整注入；(3)在该凹槽中制作栅极堆层，该栅极堆层包括依次层叠的栅极绝缘层与栅极；(4)进行轻掺杂漏注入和晕注入；(5)制作栅极侧墙；(6)进行源漏注入，以制成源极和漏极；(7)在源极和漏极顶部制作金属硅化物层。

2.如权利要求1所述的可减小短沟道效应的MOS晶体管的制作方法，其特征在于，该步骤(1)包括以下步骤：(10)光刻出对应栅极的凹槽图形；(11)通过刻蚀制成凹槽；(12)去除光刻胶并优化硅衬底的表面。

3.如权利要求2所述的可减小短沟道效应的MOS晶体管的制作方法，其特征在于，在步骤(11)中，通过湿法刻蚀制成该凹槽。

4.如权利要求2所述的可减小短沟道效应的MOS晶体管的制作方法，其特征在于，在步骤(12)中，通过氧化和湿法腐蚀工艺来优化硅衬底的表面。

5.如权利要求1所述的可减小短沟道效应的MOS晶体管的制作方法，其特征在于，该凹槽的面积不小于该栅极堆层的面积。

6.如权利要求1所述的可减小短沟道效应的MOS晶体管的制作方法制得的一种可减小短沟道效应的MOS晶体管，该MOS晶体管制作在已制成场隔离区的硅衬底上，该MOS晶体管包括栅极堆层、栅极侧墙、源极以及漏极，其中，该栅极堆层包括依次层叠的栅极绝缘层与栅极，该源极和漏极顶部具有金属硅化物层，其特征在于，该硅衬底上制作有凹槽，该栅极堆层设置在该凹槽中。

7.如权利要求6所述的可减小短沟道效应的MOS晶体管，其特征在于，该凹槽的面积不小于该栅极堆层的面积。

8.如权利要求6所述的可减小短沟道效应的MOS晶体管，其特征在于，该MOS晶体管还包括轻掺杂漏结构。

9.如权利要求6所述的可减小短沟道效应的MOS晶体管，其特征在于，该MOS晶体管还包括晕注入结构。

CN101030602B