EDA电子抢答器实训报告.pdfVIP

目录

一、设计目的及意义·······························2

二、设计任务、要求和提示·························2

1、设计任务····································2

2、设计要求····································2

3、设计提示·····································2

三、原理及总体框架································3

1、原理·········································3

2、总体框架·····································4

四、各级模块设计及仿真······························4

1、抢答鉴别模块和功能仿真图······················4

2、计分模块和功能仿真图··························7

3、抢答译码显示模块和功能仿真图··················10

4、总电路图和功能仿真图··························11

五、总结与体会······································12

六、参考文献········································13

1

一、设计目的及意义

课程设计的主要目的是通过EDA数字式电子抢答器的综合设计，

熟悉EDA数字式电子抢答器的设计过程，设计要求，以完成的操作内

容和具体的设计方法，通过设计，有助于复习巩固以往的教学内容和

能够熟练的运用quartusii，达到灵活应用的目的。

二、设计任务、要求和提示

1、设计任务

设计EDA数字式电子抢答器

2、设计要求

a、设计一个可容纳6组(或4组)参赛的数字式抢答器，每组设

一个按钮，供抢答使用。

b、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的

按钮不起作用。

c、设置一个主持人“复位”按钮。

d、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，

有指示灯显示抢答组别，

扬声器发出2~3秒的音响。

e、设置一个计分电路，每组开始预置100分，由主持人记分，答

对一次加10分，答错一

次减10分。

3、设计提示

此设计问题的关键是准确判断出第一抢答者并将其锁存，实现

2

的方法可使用触发器或锁存器，在得到第一信号后将输入封锁，使其

它组的抢答信号无效。形成第一抢答信号后，用编码、译码及数码显

示电路显示第一抢答者的组别，用第一抢答信号推动扬声器发出音

响。

计分电路采用十进制加／减计数器、数码管显示，由于每次都是

加／减10分，所以个位始终为零，只要十位、百位进行加／减运算即

可。

三、原理及总体框架

1、基本原理

本设计为四路智能抢答器，所以这种抢答器要求有四路不同组别

的抢答输入信号，并能识别最先抢答的信号，直观地通过数显和蜂鸣

等方式显示出组别,同时该系统还应有复位、计分功能。

抢答过程：主持人按下系统复位键（RST），系统进入抢答状态，

计分模块输出初始信号给数码显示模块并显示出初始值。当某参赛组

抢先将抢答键按下时，系统将其余三路抢答信号封锁，同时扬声器发

出声音提示，组别显示模块送出信号给数码显示模块，从而显示出该

抢答成功组台号，并一直保持到下一轮主持人将系统清零为止。主持

人对抢答结果进行确认并让选手进行回答，在规定的时间内根据答题

的正误来确定加分或减分，并通过数码显示模块将成绩显示出来。主

持人按下复位键，即RST为高电平有效状态，清除前一次的抢答组别，

又可开始新的一轮的抢答。

此抢答器的设计中采用自顶向下的设计思路，运用VHDL硬件描

述语