CPO行业深度：发展现状、市场空间、产业链及相关公司深度梳理-.docxVIP

1/18

行业|深度|研究报告 2026年2月24日行业研究报告

行业|深度|研究报告

2026年2月24日

行业研究报告

链及相关公司深度梳理

CPO共封装光学是一种将光引擎与交换芯片（或其他ASIC）安装在同一个封装基板或插槽内的先进集成技术。与传统可插拔光模块通过面板连接器插入系统不同，CPO将光I/O直接带入封装内部，通过基板上的高密度互连与电芯片连接。2026年2月3日，NVIDIA举办AI网络研讨会，重点介绍了为AI

场景打造的Spectrum-X以太网和CPO共封装光学技术。2026年CPO技术有望成熟，实现初步规模化落地，将带动光引擎、CW光源、FAU、MPO、光纤等产品需求增长。

围绕CPO行业，下面我们从其相关概念、优势、架构、标准化时间表等方面展开讨论，并对其产业链、增量机会、市场空间等相关问题进行分析，并对相关公司进行梳理，希望帮助大家更多了解CPO行业

发展情况。

目录

目录

一、CPO概述 1

二、CPO标准化时间表及发展现状 6

三、CPO产业链及增量机会 9

四、CPO市场空间 12

五、CPO相关公司 15

六、参考研报 17

一、CPO概述

1.CPO（共封装光学）

现如今，大多数电光转换通过可插拔光模块实现，在此过程中，电信号从交换机或处理芯片出发，通过PCB传输数十厘米或更远距离，到达机箱前板或后板的物理收发器插槽，可插拔光模块便插入该插槽。收发器接收电信号后，由DSP芯片重新整形后，再传至光引擎组件，将电信号转换为光信号。光信号通过光纤传输至链路另一端，另一收发器反向执行这一过程，将光信号转换回电信号，最终传输至目标芯片。

在这一过程中，电信号需在铜缆上传输相对较长的距离（至少对铜缆而言），且经过多个转接点后才能进入光链路。这会导致电信号衰减，需要大量功耗和复杂的电路（SerDes）来驱动和恢复信号。

行业|深度|研究报告

2026年2月24日

随着AI大模型、高性能计算（HPC）及5G通信技术的爆发式增长，数据中心的带宽需求正以每年30%以上的速度递增。传统铜互连方案因高能耗、高延迟、低带宽密度”的瓶颈，已无法满足AI时代的需求

——据IDC统计，数据中心能耗中约30%来自互连系统，而铜缆的传输延迟是光纤的10倍以上。

而CPO共封装光学，将原本位于可插拔收发器中的光引擎，与主机芯片共封装。这使得电信号传输距离从数十厘米缩短至数十毫米（因为光引擎紧邻XPU或交换机ASIC），通过最小化电互联距离、缓解信号完整性问题，显著降低功耗、提升带宽密度并减少延迟。

共封装光学的技术演进路径为：可插拔模块（当前主流）→板载光学（近板光学）→共封装光学（CPO）→片上光学（远期愿景）。

2.CPO旨在通过光电集成优化系统性能

共封装光学（CPO）技术旨在解决下一代高速互连的功耗墙”和带宽墙”问题，其核心驱动力在于通过光电集成优化系统性能，具体表现在以下方面：

功耗墙突破：CPO通过将光引擎（OpticalEngine）与芯片（ASIC/CPU）封装于同一基板，缩短电互联长度（从传统的10-20厘米缩短至1-2厘米），从而减少信号衰减（提升信号完整性）、降低传输延迟（从纳秒级降至皮秒级）、将功耗降低30-50%；

带宽密度提升：CPO可在交换机前面板实现3-5倍于可插拔方案的端口密度；

信号完整性改善：短距”电互连减少信号衰减和串扰，支持更高速率；

系统成本优化：虽然初期成本高，但在大规模部署时可降低总体拥有成本。

3.CPO架构类型

不同的CPO架构类型对应着在集成方式、热管理、可维护性与适用场景上的综合权衡：2.5DCPO采用光子IC与电子IC通过中介层并排集成的方案，并通过铜椅微块和线程小层架构实现高效电造带宽连接；

2/18

行业|深度|研究报告

2026年2月24日

3DCPO通过垂直堆叠将PIC堆端安装于EIC上实现最高密度与性能，实现更好的热负荷分布和精度组合。

2D封装的CPO技术是将光子集成电路PIC和集成电路并排放置在基板或PCB上，通过引线或基板布线实现互连。2D封装的优点是易于封装、灵活性高。随着CPO向1.6T/3.2T带宽升级，2D封装的互连距离（厘米级）已无法满足低延迟需求。

2.5D封装将EIC和PIC均倒装在中介层（Interposer）上。通过中介层上的金属互连PIC和EIC，中介层与下方的封装基板或