CN107527820A 一种pmos器件的制作方法 （电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN107527820A

(43)申请公布日2017.12.29

(21)申请号201710716430.7

(22)申请日2017.08.21

(71)申请人电子科技大学

地址611731四川省成都市高新区(西区)

西源大道2006号

(72)发明人任敏谢驰罗蕾李佳驹

李泽宏高巍张金平张波

(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232

代理人葛启函

(51)Int.CI.

HO1L21/336(2006.01)

HO1L21/28(2006.01)

权利要求书1页说明书7页附图6页

(54)发明名称

一种PMOS器件的制作方法

(57)摘要

CN107527820A本发明提供了一种PMOS器件的制作方法，属于功率半导体器件技术领域。本发明通过在深槽结构中引入栅电极及设于栅电极外围的应变介质层，从而为流动通道所在半导体材料区域施加压缩应变，藉由压缩应变提升空穴迁移率，致使器件在正向导通时空穴电流流经导通电阻更低的路径，从而降低了器件的导通电阻；同时，由于漂移区与引入栅电极产生辅助耗尽漂移区的横向电场，能够提高器件的反向耐压。本发明相比现有超结结构的制备工艺，避免了多次外延套刻精度和电荷平衡控制所存在工艺要求难度大的

CN107527820A

在衬底上形或漂移区并刻始形成深楼

在衬底上形或漂移区并刻始形成深楼

在深德部经外延生长或就积、刻由外至内形成应变介层、介质层秘第一概电极

经淀积，刻始在深德内成蒙化层

在肇化层之上滞檐内壁形成想介质差

双刻激化层鑫出第一燃电极并在筑化层及第一概电极上经淀积、刻蚀彩成第二概电极

形或型体区，并在型体区中形成源区梯接触区

形成介质层及源极黑、减薄衬

底后进行衬育面金黑化

CN107527820A权利要求书1/1页

2

1.一种PMOS器件的制作方法，包括：提供形成有深槽栅结构的半导体基底，在半导体基底的表面形成金属化源极，经减薄半导体基底及金属化背面后形成金属化漏极；其特征在于：形成深槽栅结构的步骤包括：

在深槽(4)的底部侧壁及底壁形成应变介质层(5),所述应变介质层(5)的材料具有压缩应变特性；在所述应变介质层(5)的表面形成介质层(6);然后在深槽(4)底部形成第一栅电极(71);所述第一栅电极(71)的上表面与介质层(6)和应变介质层(5)的上表面重合；再在深槽(4)内形成位于第一栅电极(71)、介质层(6)和应变介质层(5)上表面的氧化层(8);在所述氧化层(8)之上的深槽侧壁形成栅介质层(9);然后刻蚀氧化层(8)以露出第一栅电极(71);再在第一栅电极(71)及氧化层(8)之上形成与二者接触的第二栅电极(72);最后在第二栅电极(72)与源极金属(15)之间形成隔离介质层(12)。

2.根据权利要求1所述的一种PMOS器件的制作方法，其特征在于，形成应变层的具体操作如下：在800～900℃的温度条件下对衬底进行脱氧处理，然后在700～760℃的温度条件下外延一层缓冲层，再于600～650℃的温度条件下外延应变介质层(5)。

3.根据权利要求1所述的一种PMOS器件的制作方法，其特征在于，所述应变介质层(5)的厚度小于其临界厚度。

4.根据权利要求1所述的一种PMOS器件的制作方法，其特征在于，所述第二栅电极(72)的上表面结深小于P源区(11)的下表面结深，所述第二栅电极(72)的下表面结深大于N型体区(10)的下表面结深，。

5.根据权利要求1所述的一种PMOS器件的制作方法，其特征在于，氧化层(8)在深槽内壁的厚度分别大于应变介质层(5)在深槽内壁的厚度和栅介质层(9)在深槽内壁的厚度。

6.根据权利要求1所述的一种PMOS器件的制作方法，其特征在于，氧化层(8)沿深槽纵向方向的厚度不小于介质层(6)在深槽内壁的厚度。

7.根据权利要求1所述的一种PMOS器件的制作方法，其特征在于，所述应变介质层(5)在深槽内壁的厚度大于栅介质层(9)在深槽内壁的厚度。

8.根据权利要求1所述的一种PMOS器件的制作方法，其特征在于，所述栅极材料为多晶硅材料。

9.根据权利要求1至8所述的一种PMOS器件的制作方法，其特征在于，在形成相互独立的P源区(11)和N接触