2026《振荡器的版图设计案例》4000字.docxVIP

PAGE40

振荡器的版图设计案例

目录

TOC\o1-3\h\u4277振荡器的版图设计案例 1

85341.1版图设计中的匹配问题 1

135291.1.1简单匹配 2

9061.1.2晶体管版图匹配规则 2

121561.1.2电阻版图匹配规则 3

21851.1.3电容版图匹配规则 3

143141.2振荡器各个单元模块的版图设计 4

180761.2.1反相器版图设计 4

78571.2.2与非门版图设计 4

148181.2.3RS触发器模块版图设计 5

118291.2.4T触发器模块的版图设计 6

120281.2.5电流镜版图设计 7

176851.2.6电容版图设计 9

257111.3整体版图的布局 10

83501.4振荡器版图使用到的图层介绍 11

1.1版图设计中的匹配问题

在版图设计中可以通过一些匹配方法来改善集成电路的性能。在拿到版图，对集成电路进行后续制版的过程中有很多因素都会影响集成电路的性能，比如在刻蚀的时候，不在相同方向上的晶体管会发生刻蚀上的误差，而且除了刻蚀之外还有许多工艺上也会导致生产出的芯片和自己设计的版图不匹配，比如光刻、离子注入以及扩散等工艺，由这些工艺导致的问题也称为工艺偏差。在一些对精度要求很高的芯片上，这样的偏差会严重影响集成电路的性能，使芯片产生噪声等，为了避免这些工艺偏差对集成电路性能的影响，在设计版图的时候可以通过一些匹配方法来消除这些隐患。在版图设计的时候可以通过对器件的尺寸的改变，以及器件摆放位置的调整和新增虚设器件（dummy）的方式等避免后续可能出现的工艺偏差。

1.1.1简单匹配

对CMOS晶体管影响最大的就是栅极的长度和宽度，但是在工艺流程中采用的一些刻蚀方法常常是在某一方向上刻蚀的较快，这就导致了晶体管栅极的长和宽是有偏差的。并且在某个晶体管上出现的栅极的长的偏差会出现在另一个晶体管栅极的宽度上面，为了避免发生这样的问题，在设计版图的时候应该注意下面三个问题：

（1）需要匹配的器件应该确保方向一致性

（2）考虑周围器件的影响

（3）匹配的器件应该彼此靠近

按照上面三个匹配规则就可以在版图设计中实现简单的匹配。

1.1.2晶体管版图匹配规则

晶体管版图的匹配规则如下面所述：

晶体管匹配选用共质心和叉指布局的方式来匹配，如图1.1.2所示，这样匹配的可以减少阱偏效应、多晶硅临近效应以及梯度带来的影响。

把需要匹配的晶体管的方向排列成相同的方向，保持方向一致性。

选用的晶体管的匹配版图要排列的尽可能的紧凑，这样可使版图更小。

不能选用太窄或者是太短的晶体管来匹配，这样的晶体管会产生一种边缘效应。

给晶体管的外围加上虚设器件（dummy），由于晶体管周围的环境不同会导致晶体管在工艺中的刻蚀速率不同，所以添加虚设器件可以使所有晶体管的刻蚀环境相同，不会出现刻蚀速度快慢不一等情况。

由于NMOS晶体管的匹配性要比PMOS晶体管的匹配性高，所以应该尽量用NMOS晶体管进行匹配设计。

图1.1.2共质心和叉指布局

1.1.2电阻版图匹配规则

电阻的匹配规则如下面所述：

需要匹配的电阻应该选用相同的材料构成的电阻，电阻材料如果不相同那么电阻的电阻率和温度系数也是不同的，出现这种材料不同的电阻会导致电阻的失配。

由于电阻的偏差受长度的影响较大，但是却和电阻的宽度几乎没有关系，所以需要匹配的电阻的宽度应该相同。

需要进行匹配的电阻应该尽可能的选择它们版图的几何形状相同的电阻，如果匹配的电阻的几何形状不相同的话有可能出现失配的问题。

需要匹配的电阻一个将它们排列的紧密些，这样排列可以使得后续的工艺中电阻的温度以及制造环境相同。

电阻匹配的阵列电阻需要用到叉指布局排列，然后做成共质心的版图，由于硅材料具有热应力以及封装时候带来的应力，这样容易使得硅产生压阻效应，会对电阻的阻值产生影响，所以通过共质心布局避免这些问题。

在电阻阵列匹配的时候应当在电阻周围增加虚设电阻（dummy），这是为了避免工艺中离子刻蚀的时候带来的偏差，所以增加没有电气功能的虚设电阻很重要，把虚设电阻接地，可以避免离子刻蚀中静电荷积累带来的影响。

对分段电阻需要将其中一个电阻的头和另一个电阻的尾端相接，这样可以避免热电效应产生的影响，而对于曲折电阻则需要将他们的头端彼此靠近，才能避免热电效应的产生。

1.1.3电容版图匹配规则

电容版图设计的匹配规则如下面所述：

匹配电容的时候要保证所有电容版图的尺寸要相同，如果匹配的电容尺寸不相同，可以通过小一点的电容并联为更大的电容。

如果需要设计精确的电阻，那么应该使用正方形的电阻，周长面积的比值越小就越好。

电容阵列的外围需要加设虚设电容，虚设