集成电路行业专题：先进制程贴近极限，Chiplet迎来黄金发展期.pdfVIP

集成电路行业专题：先进制程贴近极限，Chiplet迎来黄金发展期

1.先iS制程贴近物理极限送代放,Chiplet展现集成优势

1.1.Chiplet是延续摩尔定律的重要手段

Chiplet俗称芯粒”或“小芯片组”，通过将原来集成于同一SoC中的各个元件分拆，独立为多个具特定功能的

Chiplet,分开制造后再通过先进封装技术将彼此互联，最终集成封装为一个系死芯片.Chiplet可以将一颗大芯片

拆解设计成几颗与之有相同制程的小芯片，也可以将其拆解设计成几颗拥有不同制程的小芯片.Chiplet是一种畦

片级别的IP整合重用技术，其模块化的集成方式可以有效提高芯片的研发il度,降低研发成木和芯片研制门槛.

传统的SoC是将多个负责不同类型计算任务的计克单元，通过光刻的形式制作到同一块晶圆上,其追求的是高度

的集成化，利用先进制程对于所有的做元进行全面的提升.而Chiplet是在设计系统芯片时，先按照不同的计算单

元或功能单元进行分解；然后针对每个单元选择屐适合的半导体制程工艺分别进行制造；再通过先进封装技术将各

个单元彼此互联；最终集成封装为一个系统级芯片组.

摩尔定律正在逐步放.随若工艺制程节点继续向右更小的5nm、3nm甚至埃米级别推进，半导体工艺制程已经越

来越遢近物理极限，不仅推进的难度越来越高，所需要付出的代价也越来越大。研究机构IBS统计对比16nm至

3nm的单位数量的晶体管成本指出，适若制程工艺的推进，单位数量的晶体管成本的下降幅度在急剧降低.比如从

16nm到10nm,每10亿颗晶体管的成本降低了23.5%,而从5nm到3nm成本仅下降了4%.随着先进制程

的持续推进,单位品体管所需要付出的成本降低的速度正在持续放，即意味着摩尔定律正在放。Chiplet诞生背

景是在席尔定律放，性价比逐步凸显.摩尔定律由戈登摩尔(GordonMoore)提出，其内容为“当价格不变时，集

成电路上可容纳的晶体管的数目，约每隔18-24个月便会增加一倍.“在集成电路过去几十年的发展过程中，受摩尔

定律的引，在晶体管的尺寸不断微皑以及处理器性能不断增强的同时，半导体制程工艺的成本可以维持不变，甚至

下降,Chiplet能够通过多个裸片片间柒成，突破了单芯片SoC的诸多瓶颈，带来一系列优越特性，从而延续摩尔定

律.

表1：摩尔定律正在放缓

16nmlOnm7nm5nm3nn)

Chiparea(mm2)12587.6683.278585

No.oftransistors(BU)3.34.36.910.514.1

Grossdieperwafer478686721707707

Netdieperwafer359.74512.44545.65530.25509.04

Waferprice($)5912838999651250015500

Diecost($)16.4316.3718.2623.5730.45

Transistorcostper1B4.983.812.652.252.16

transistors($)

资料来源：g安信证豢研究中心