高速流水线模数转换器中采样保持电路的设计.docx

PAGE2

高速流水线模数转换器中采样保持电路的设计

摘要：本文设计了一款应用于12位100MHz流水线ADC中的采样保持电路。详细分析了采样保持电路的理论基础，讨论了影响采样保持电路的各种非理想因素。基于理论设计参数，利用Matlabsimulink工具对整体的电路进行行为级仿真，验证了本次设计的合理性。基于0.18μm工艺，在5V的电源电压下，选择电容翻转型采样保持电路结构，对比几种运放结构，设计了一种高增益、大带宽的增益提高型运放。设计了一种两相非交叠时钟产生电路提供电路所需非交叠时钟和下降沿提前时钟。为了提高电路精度，设计了一种栅压自举开关电路。

在Cadencespectr