组合逻辑集成电路.pptxVIP

3.1二进制加法器

3.1.1一位二进制加法器

1.半加器

半加器是指不考虑来自低位的进位，只将两个一位二进制数相加的电路。

根据二进制数加法运算规则，可列出半加器的真值表如表3.1所示。其中Ai,Bi为两个加数，Si是和数，Ci是向高位的进位数。;由表3.1可得和Ｓi及向高们进位Ｃi的函数式为：;2.全加器

全加器是指除将两个一位二进制数相加外，还要与低位向本位的进位数相加的电路。;3.1.2多位二进制加法器

前面所讲的半加器及全加器均是一位数的加法器，若将多位二进制数相加，则采用多位数的加法器。

1．串行进位加法器

将低位全加器的进位输出接到高位全加器的进位输入端Ｃi，即可组成多位加法器。如图3.3所示为由四个全加器构成的4位二进制加法器电路。

;2．超前进位加法器

为了克服串行进位加法器运算速度比较慢的缺点，设计出了一种速度更加快的加法器――超前进位加法器。

它的设计思想是设法将低位进位输入信号Ｃi经判断直接送到输出端，以缩短中间传输路径，提高工作速度。例时，可将Ｃi直接送输出端