2026年eda verilog考试试题及答案.docxVIP

2026年edaverilog考试试题及答案

考试时长：120分钟满分：100分

一、单选题（总共10题，每题2分，总分20分）

1.在Verilog中，以下哪种语句用于描述时序逻辑？

A.alwayscombinational

B.always_ff

C.assign

D.casez

2.Verilog中，`$monitor`系统任务与`$display`的主要区别是什么？

A.`$monitor`支持条件触发，`$display`不支持

B.`$monitor`输出更复杂的数据格式，`$display`输出简单

C.`$monitor`会自动记录变量变化，`$display`需要手动指定

D.`$monitor`占用更多资源，`$display`更高效

3.以下哪个模块实例化语句是正确的？

A.moduleinst(.a(b),.b(c));my_modulem1;endmodule

B.moduleinst(.a(b),.b(c));my_modulem1();endmodule

C.moduleinst(.a(b),.b(c));my_modulem1;endmodule

D.modu