CN112689896A 对在三维逻辑器件中结合了堆叠晶体管的逻辑单元进行竖直布线的方法 （东京毅力科创株式会社）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN112689896A

(43)申请公布日2021.04.20

(21)申请号201980057579.6

(22)申请日2019.09.05

(30)优先权数据

62/727,0962018.09.05US

(85)PCT国际申请进入国家阶段日2021.03.03

(86)PCT国际申请的申请数据

PCT/US2019/0496872019.09.05

(87)PCT国际申请的公布数据

WO2020/051292EN2020.03.12

(71)申请人东京毅力科创株式会社地址日本东京都

(72)发明人杰弗里·史密斯安东·德维利耶坎达巴拉·塔皮利

(74)专利代理机构北京集佳知识产权代理有限

公司11227

代理人陈炜李德山

(51)Int.Cl.

H01L27/105(2006.01)

H01L27/07(2006.01)

权利要求书3页说明书10页附图8页

(54)发明名称

对在三维逻辑器件中结合了堆叠晶体管的

逻辑单元进行竖直布线的方法

(57)摘要

CN112689896A一种半导体器件包括：具有基本平坦表面的衬底；第一逻辑门，该第一逻辑门设置在该衬底上并且包括具有第一沟道和第一对源极一漏极区域的第一场效应晶体管(FET)；第