VHDL层次化设计方法及其应用示例.pdfVIP

传真编号：6428

在VHDL设计中使用层次结构

引言组件仅命名设计单元并列出其信号名称。当此文件编译

层次化设计方法已经被系统设计师和软件开发人员广泛使用时，包将被放置到当前库中，其中包含的组件可以实例化到

了相当长的时间。这种方法主要有两个优势。首先，它允许编译到该库中的其他设计中。如果这是一个独立设计，整个

常用构建模块单独创建并保存以备后用，无需重新设计或验包可以省略。

证。其次，它通过将顶层设计文件简化为较小构建模块的简

单集成，使设计文件更易读，这些构建模块可以是用户定义

的，也可以来自供应商的库。在系统设计中，这些构建现在，假设此设计包含两个这样的计数器，它们的输出通过

模块通常以原理图符号的形式实例化到原理图中，而在软件多路复用器连接，如图1所示。我们可以在附录B的设计中两

中，它们是从主程序调用的函数或过程。