数字电路设计之时序逻辑原理与应用.pptxVIP

第七章：时序逻辑电路

§7.1时序逻辑电路的定义和普通结构

时序逻辑电路是一种在任意时刻的输出不但取决于该时刻电路的输入，而且还和电途经去的输入相关的逻辑电路。

第1页

结构特点：

1.除有组合逻辑电路外，时序电路中还有触发器等器件组成的存放电路。因此含有记忆过去输入信号的能力。

2.存放电路的状态()反馈到输入端与输入信号共同决定其组合的输出。

组合逻辑

存放电路(触发器)

输出方程：

状态方程：

驱动方程：

时钟方程：

第2页

Mealy型电路：

Moore型电路：

二、同步时序电路和异步时序电路

同步时序电路异步时序电路

工作状态存放电路里所有存放电路中各触发

触发器状态的变器状态变化有先有

化都在同一种控后。

制脉冲CP作用下

同步发生。

结构存放电路中各触存放电路中触发器时钟

发器时钟脉冲端脉冲输入端并不均接同

接同一时钟脉冲一时钟脉冲源。

第3页

§7