《计算机组成原理》_第４章.pptVIP

４.４高速缓冲存储器它需要随时记录Ｃａｃｈｅ中各字块的使用情况，以便确定哪个字块是近期最少使用的字块。它实际是一种推测的方法，比较复杂，一般采用简化的方法，只记录每个块最近一次使用的时间。ＬＲＵ算法的平均命中率比ＦＩＦＯ的高。３.随机法随机法是随机地确定被替换的块，比较简单，可采用一个随机数产生器产生一个随机的被替换的块，但它也没有根据访存的局部性原理，故不能提高Ｃａｃｈｅ的命中率。上一页返回４.５并行存储系统在高速的大型计算机中普遍采用并行主存系统在一个存储周期内可并行存取多个字，从而提高整个存储器系统的吞吐率（数据传送率），解决ＣＰＵ与主存间的速度匹配问题。并行主存系统通常有两种方式。１.单体多字并行主存系统由于程序和数据在存储体内是连续存放的，因此ＣＰＵ访存取出的信息也是连续的，如果可以在一个存取周期内从同一地址取出４条指令，然后再逐条将指令送至ＣＰＵ执行，即每隔１／４存取周期，主存向ＣＰＵ送一条指令，这样显然增大了存储器的带宽，提高了单体存储器的工作速度，如图４－２３所示。下一页返回４.５并行存储系统图中示意了一个单体四字结构的存储器，每字Ｗ位。按地址在一个存取周期内可读出４×Ｗ位的指令或数据，使主存带宽提高到４倍。显然，采用这种办法的前提是：指令和数据在主存内必须是连续存放的，一旦遇到转移指令，或者操作数不能连续存放，这种方法的效果就不明显