面向端侧语音唤醒的极低功耗亚阈值神经网络加速器电路与系统设计.docxVIP

PAGE2

面向端侧语音唤醒的极低功耗亚阈值神经网络加速器电路与系统设计

摘要

随着物联网终端设备的爆发式增长，端侧语音唤醒成为人机交互的关键入口，但电池供电的穿戴式设备与传感器节点对功耗提出了微瓦级严苛要求。现有数字加速器在亚阈值区面临漏功耗剧增与计算精度下降的双重挑战，难以在极低功耗下维持高唤醒率。

本课题以28nmCMOS工艺为设计平台，提出一种基于亚阈值数字电路的神经网络加速器。系统采用权重共享计算架构与数据驱动的时钟门控策略，将语音特征提取与卷积神经网络推理融合为两级流水线，目标在0.4V工作电压下实现总功耗低于5μW，唤醒率优于95%且误唤醒率低于1次/小时。

全文围绕“需求分析→总体设计→详细设计→实现→测试”的工程递进逻辑展开。第一章分析端侧唤醒的功耗瓶颈与亚阈值设计的必要性；第二章阐述亚阈值电路特性与模型压缩技术；第三章定义系统功能与功耗—性能指标；第四章给出加速器顶层架构与数据流设计；第五章深入论述权重共享计算单元、流水线控制器与片上存储的详细设计；第六章展示RTL—仿真—综合实现流程与关键优化；第七章通过仿真与原型测试验证功耗与唤醒精度；第八章总结创新点并展望多模态融合与稀疏化升级方向。

核心创新点包括：提出一种面向语音时频谱的卷积核权重共享映射方法，将模型存储量降低至原型的1/4；设计了一种亚阈值自适应延迟单元，补偿工艺、电压、温度偏差对时序的影响，