基于存内计算的非易失性存储器神经网络加速系统设计.docxVIP

PAGE2

基于存内计算的非易失性存储器神经网络加速系统设计

摘要

随着深度神经网络在边缘设备中的广泛应用，传统冯·诺依曼架构面临的“存储墙”与“功耗墙”问题日益严峻。数据频繁搬运导致极高动态功耗，而易失性存储器的静态漏电亦成为待机功耗的主要来源。本课题旨在设计一种基于非易失性存储器的存内计算神经网络加速系统，通过将权重存储与矩阵乘法运算融合于阻变存储器阵列中，从根本上消除数据搬运开销，并利用NVM的零静态漏电特性大幅降低系统待机功耗。

本文遵循工程递进思路展开研究。首先，分析边缘AI部署的功耗痛点与需求，明确系统设计指标；其次，对比RRAM与SRAM等底层技术，确立基于RRAM差分对映射的总体架构；接着，详细设计CIM核心阵列、功耗管理模块及外围数据转换接口，提出多比特切片映射算法与深度休眠唤醒机制；随后，完成RTL级代码编写与SPICE联合仿真验证；最后，通过功能与性能测试确认系统有效性。核心创新点在于差分权重映射机制与深度休眠零静态功耗架构的融合设计，使系统在保持高计算精度的同时，静态功耗降低逾95%。

第一章绪论

1.1研究背景

近年来，深度学习技术在图像识别、语音处理等领域取得了突破性进展，其应用场景正从云端数据中心快速向边缘终端设备延伸。边缘设备通常具有严格的电池容量与散热限制，对AI芯片的能效提出了极高要求。

然而，传统基于冯·诺依曼架构的AI芯片在处理神经