原创力文档- 0
- 0
- 约1.01万字
- 约 9页
- 2026-07-24 发布于河北
- 举报
电子线路测试实验实验报告
-FPGA组合逻辑设计
一、实验目的
1、掌握可编程逻辑器件的应用开发术一一设计输入、编译、仿真和器件编程；
2、初步掌握VerilogHDL语言的编程方法；
3、掌握组合逻辑在FPGA数字系统中的设计实现方法；
4、熟悉一种EDA软件使用（Ise13.4软件使用）；
二、预习要求
1.初步安装，自学ISE的最基本的使用方法；
2.复习数字电路理论课中所讲的verilog语言；
3.复习巩固设计电路的
文档评论（0）