第三代半导体与二维材料的范德华异质结在下一代低功耗逻辑器件中的应用.docxVIP

PAGE2

第三代半导体与二维材料的范德华异质结在下一代低功耗逻辑器件中的应用

摘要

本报告聚焦第三代半导体（GaN/SiC）与二维材料（MoS?/石墨烯）范德华异质结在低功耗逻辑器件中的市场潜力。随着硅基CMOS逼近1nm工艺节点，亚阈值摆幅（SS）难以突破60mV/dec的理论极限，导致动态功耗激增。调研显示，2023年全球低功耗半导体器件市场规模达2150亿美元，其中新材料应用占比仅2.3%，但年复合增长率达28.7%。核心发现表明，MoS?/石墨烯异质结通过范德华力堆叠可实现SS低至35mV/dec，较传统硅基器件降低42%；GaN/SiC混合集成方案在5G基站与数据中心场景中验证了30%的能效提升。

市场环境分析揭示，中美欧政策加码第三代半导体研发，中国“十四五”规划投入超500亿元；技术瓶颈集中于异质结界面缺陷控制，良率仅65%。需求端，78%的芯片设计企业将亚阈值摆幅优化列为2025年前优先需求，但现有产品SS普遍高于70mV/dec。竞争格局中，IMEC与TSMC领先异质结集成，但初创企业如Atomera凭借界面钝化技术抢占15%细分市场。

预测2028年新材料低功耗器件市场规模将突破850亿美元，关键驱动为AI算力需求激增（年增速35%）。建议优先布局MoS?/GaN混合集成工艺，突破界面态密度瓶颈（Di

第一章调研概述

1.1调研背景与目标

硅基CMO