5G PA DPD LUT+多项式混合ASIC能效与线性化验证.docxVIP

PAGE2

5GPADPDLUT+多项式混合ASIC能效与线性化验证

摘要

随着第五代移动通信系统对频谱效率与功耗要求的持续提升，射频功率放大器（PA）的线性度与能效成为制约基站与终端性能的关键瓶颈。传统纯查找表（LUT）数字预失真方案在补偿宽带记忆效应时面积与功耗开销巨大，而纯多项式方法则面临计算复杂度高、收敛慢的问题。本课题面向5G新空口100MHz带宽信号，设计并验证了一款基于分段LUT与简化Volterra多项式混合架构的数字预失真专用集成电路（ASIC）。芯片采用12nmCMOS工艺，核心面积0.7mm2，在28dBm输出功率下实现功率附加效率（PAE）优于18%，邻信道泄漏比（ACLR）低于-50dBc，误差矢量幅度（EVM）小于1.8%。论文首先分析5GPA线性化需求，给出混合预失真算法的设计目标；第二章梳理数字预失真基础、分段LUT与Volterra级数简化技术，并完成方案选型论证；第三章从功能与非功能维度定义系统指标，建立用例模型；第四章开展总体架构设计，划分数据捕获、训练、预失真处理等模块并设计存储结构；第五章深入到分段LUT寻址、多项式计算流水线、自适应系数更新等核心模块的详细设计；第六章阐述RTL实现、关键电路优化与难点解决；第七章搭建测试环境，通过功能与性能测试全面验证指标；最后总结工作并展望未来改进方向。本设计以“粗粒度分段补偿