SLAM系统中视觉惯性里程计VIO前端特征提取FPGA加速设计 (2).docxVIP

PAGE2

SLAM系统中视觉惯性里程计VIO前端特征提取FPGA加速设计

摘要

视觉惯性里程计（VIO）是同步定位与建图（SLAM）系统的核心组件，其前端特征提取的实时性与低功耗直接影响系统整体性能。传统基于CPU的VIO前端处理受限于串行架构，常成为系统计算瓶颈，导致帧率波动及主控资源被过度占用。本课题针对此痛点，提出一种基于FPGA的VIO前端特征提取加速设计方案。通过硬件并行化重构，实现FAST角点检测与LK光流跟踪模块，深度优化数据流并行处理与内存带宽调度机制。本设计将图像处理帧率稳定提升至60fps，同时使主控CPU占用率大幅降低70%，为移动机器人等嵌入式平台提供高效低耗的SLAM前端解决方案。全文遵循工程递进思路展开。第一章剖析VIO前端实时计算痛点与课题目标；第二章论证FPGA异构加速技术选型；第三章细化功能与性能需求；第四章规划PS-PL异构总体架构；第五章深入阐述FAST与LK硬件流水线详细设计；第六章展示核心逻辑实现与内存瓶颈突破；第七章通过系统测试验证60fps与低占用指标；第八章总结成果并展望多特征融合演进方向。本设计核心创新在于基于行缓存的窗口流水线架构与非极大值抑制并行比较网络，彻底释放前端算力。

第一章绪论

1.1研究背景

同步定位与建图（SLAM）技术是移动机器人与自动驾驶实现自主导航的基石。在复杂未知环境中，机器人需实时构建环境地图并