数字电子技术实验-实验3：时序逻辑器件应用与Verilog 编程实现.pptxVIP

实验3：时序逻辑器件应用与Verilog编程实现

数字电子技术基础实验

“基于OBE理念的数字电子技术实验与实践教程”配套课件

目录

CONTENTS

基于OBE理念的数字电子技术实验与实践教程

配套课件

一、实验项目知识与能力图谱

实验3：时序逻辑器件应用与Verilog编程实现

基于OBE理念的数字电子技术实验与实践教程

配套课件

实验对应知识图谱

“实验3：时序逻辑器件应用与Verilog编程实现”知识图谱

实验对应能力图谱

“实验3：时序逻辑器件应用与Verilog编程实现”能力图谱

二、实验目的与实验要求

基于OBE理念的数字电子技术实验与实践教程

配套课件

实验3：时序逻辑器件应用与Verilog编程实现

实验目的与实验要求

【实验目的】

(１)理解触发器、寄存器、计数器等典型时序逻辑电路结构及工作原理

(２)掌握各种时序电路应用及扩展方法，特别理解同步时序电路随着时钟频率提高导致逻辑功能异常的原因

(３)掌握QuartusPrime软件的基本使用和基于原理图、VerilogHDL的数字电路设计及仿真方法，并重点掌握基于“SignalTapLogicAnalyzer”的逻辑分析仪硬件调试方法

【实验要求】

(１)能在QuartusPrime软件中采用基于原理图的方法设计电路

(２)能在QuartusPrime软件中采用基于Verilo