山东大学电子设计自动化试卷及答案.docxVIP

山东大学电子设计自动化试卷及答案

一、单项选择题（每题2分，共20分）

1.以下哪项不是电子设计自动化（EDA）工具的主要功能？

A.逻辑综合

B.版图设计

C.芯片制造

D.时序分析

答案：C

2.VerilogHDL中，`always@(posedgeclkornegedgerst_n)`描述的是：

A.组合逻辑电路

B.同步复位的时序逻辑电路

C.异步复位的时序逻辑电路

D.边沿检测电路

答案：C

3.以下哪款工具是Synopsys公司的逻辑综合工具？

A.CadenceInnovus

B.SynopsysDesignCompiler

C.MentorGraphicsModelSim

D.XilinxVivado

答案：B

4.在FPGA设计流程中，“布局布线”步骤的主要目的是：

A.验证设计功能正确性

B.将RTL转换为门级网表

C.确定逻辑单元在芯片中的物理位置并连接

D.生成可烧写的比特流文件

答案：C

5.静态时序分析（STA）中，“建立时间（SetupTime）”指的是：

A.时钟边沿到来前，数据必须保持稳定的最小时间

B.时钟边沿到来后，数据必须保持稳定的最小时间

C.时钟信号从起