Xilinx FPGA原理与实践—基于Vivado和Verilog HDL5.3VGA显示实践.pptxVIP

第五章FPGA基本实践;驱动普通的液晶显示器显示图形，就可以实现诸如监控系统、示波器视频显示。本节将构建VIVADO工程实现基本的VGA显示。;图中所示，使用到了VGA接口除地之外，包括1脚红色，2脚绿色，3脚蓝色。以及13脚的水平同步（扫描）Hsync和14脚的垂直同步（扫描）Vsync。

进一步分析该图，红色信号使用了VGAR0通过4K电阻、VGAR1通过2K电阻、VGAR2通过1K电阻、VGAR2通过510欧姆的电阻后，进行线或后加载。出于实验的目的对颜色的精度要求不高，电阻的取值510欧姆近似于500欧姆。那么这种设计R3R2R1R0的权重分别为8421，因此符合二进制数值设计。当R3R2R1R0为1111是红色最强。红色的数字范围为0000-1111。同理，绿色和蓝色也是四位颜色。因此是12位色（4096色）。;5.3.1VGA显示基本原理;液晶显示驱动电路管脚分配;5.3.1VGA显示基本原理;5.3.1VGA显示基本原理;5.3.1VGA显示基本原理;5.3.1VGA显示基本原理;5.3.1VGA显示基本原理;5.3.2VGA显示设计与实现;时钟魔术师的窗口弹出，可以看到有IP符号和5个页框。在第一个页框（时钟选项页）中修改输入时钟频率为50MHz，然后切换到第二个页框（输出时钟）。在第二个页框中，将第一个输出时钟选中，将频率修