核心数字逻辑元件设计与实现技巧.pptVIP

第四章;4.1组合逻辑设计

4.1.2三态缓冲器和总线缓冲器;;双向总线缓冲器;;;BCD码—段选码译码器。;;;4.1.4运算器的设计;;超迈进位加法器;4位超迈进位加法器;;2.移位器;8bit移位器的VHDL程序。;;3.求补器;4.乘法器。;;;4.1.5算术逻辑运算单元;;;;;;4.2时序逻辑电路设计

4.2.1触发器;;4.2.3存放器;串/并入、串出移位存放器;;;4.2.4计数器;计数器的顶层设计;;;;4.3存放器

4.3.1概述;;4.3.3随机存放器RAM;;;4.3.2只读存放器ROM;初始化程序：;只读存放器ROM的VHDL程序。;;;4.3.4先进后出堆栈;256字节先进后出堆栈的VHDL程序。;;;4.4有限状态机;状态机的设计环节;存放器控制器的设计;存放器控制器状态转移图;带异步复位的双进程状态机的存放器控制器设计。;带异步复位的双进程状态机的存放器控制器设计。;;;;;1、字体安装与设置;