电子信息工程电子技术研发部实习报告.docxVIP

电子信息工程电子技术研发部实习报告

一、摘要

2023年7月10日至2023年9月5日，我在电子信息工程电子技术研发部担任助理工程师。期间，参与智能传感器模块开发，完成3个核心功能模块的调试，使模块响应时间从150ms缩短至85ms，通过应用Verilog实现FPGA底层逻辑优化，将数据处理吞吐量提升20%。运用C/C++编写自动化测试脚本，累计执行测试用例523个，缺陷检出率下降35%。掌握并实践了基于MATLAB的信号处理算法优化流程，验证了快速傅里叶变换在噪声滤除中的有效性，将系统信噪比提高12dB。形成的模块化调试方法论可应用于同类嵌入式系统开发。

二、实习内容及过程

2023年7月10日入职后，我被分配到电子技术研发部，主要协助开发智能传感器模块。初期跟着师傅熟悉开发环境，7月15日上手调试温度采集单元，发现ADC采样存在漂移问题。通过分析电路板层数据，定位到电源滤波电容失效，更换后采样误差从±2℃降至±0.5℃。7月25日参与图像识别模块优化，原算法在低光照下误检率超40%，我尝试用OpenCV调整霍夫变换参数，配合直方图均衡化处理，将误检率控制在15%以内。8月5日独立完成无线传输协议栈集成，使用SPI接口调试时遇到时序错乱，花了两周时间对比TI官方文档和FPGA逻辑分析仪抓取的波形，最终调整了CS拉低时序，使数据包成功率达到99.2%。8月20日参与EMC测试，发现