EDA技术湖南文理学院智慧树知到期末考试及答案.docxVIP

EDA技术湖南文理学院智慧树知到期末考试及答案.docx

EDA技术湖南文理学院智慧树知到期末考试及答案

一、单项选择题（每题2分，共30分）

1.在EDA设计流程中，将硬件描述语言转换为门级网表的关键步骤是：

A.功能仿真B.综合C.布局布线D.时序仿真

答案：B

解析：综合（Synthesis）是将HDL代码转换为与工艺无关的门级网表的过程，是连接设计输入与物理实现的核心步骤。功能仿真在综合前验证逻辑功能，布局布线是物理实现阶段，时序仿真验证时序性能，均不符合题意。

2.以下关于VHDL中信号（Signal）和变量（Variable）的描述，错误的是：

A.信号赋值有延迟，变量赋值无延迟

B.信号在进程（Process）外声明，变量在进程内声明

C.变量只能在进程或子程序中使用，信号可在全局使用

D.信号用于进程间通信，变量用于进程内临时存储

答案：B

解析：信号可在结构体（Architecture）、程序包（Package）或实体（Entity）中声明，变量通常在进程、函数或过程内部声明，因此“信号在进程外声明”的表述不严谨，进程外也可声明信号，但进程内也可声明局部信号（需注意作用域）。其他选项均正确。

3.某FPGA芯片的逻辑单元（LE）数量为10,000，若设计中使用了8,000个LE，且关键路径延迟为8ns，该设计的资源利用率和时序是否满足一般设计要求？