集成电路设计笔试题目.pdfVIP

SIRF2008ICDesign

1、什么是数字电路中的竞争与，并举例说明怎样消除他们？

2、flip-flop和latch的区别，rtl中latch是如何产生的

RTLLatch：

modulelatch(o,a,nrst,en);

outputo;

inputa,nrst,en;

rego;

always@(aornrstoren)

if(!nrst)o=1b0;

elseif(en)o=a;

endmodule

3、模拟电路中负反馈的种类及其优点

4、简述IC从前端到后端的流程及相应的EDA工具

5、多时钟域设计中，如何处理跨时钟域信号？

6、关于setup/holdtime

1）假设存在positiveclockskew为10ns，问最高电路频率

2）能的最大positiveclockskew

3）能的最大neiveclockskew

positiveclockskew：DFF2的clock比DFF1的来的晚

ne