中电科东方通信芯片前端暑期实习笔试题及答案.docxVIP

中电科东方通信芯片前端暑期实习笔试题及答案

考试时间：______分钟总分：______分姓名：______

一、选择题

1.下列哪个不是Verilog中的基本数据类型？

A.reg

B.wire

C.integer

D.struct

2.在Verilog中，`4b1010`表示的数据类型是？

A.reg

B.wire

C.integer

D.bit

3.以下关于阻塞赋值(`=`)和非阻塞赋值(`=`)的描述，错误的是？

A.阻塞赋值在当前语句执行完后才进行赋值。

B.非阻塞赋值在当前语句的所有赋值都进行完之后才进行赋值。

C.在时序逻辑设计中，通常推荐使用非阻塞赋值。

D.两者在组合逻辑中行为相同。

4.一个2输入的或门（ORGate）的真值表，其中输出为1的情况有几种？

A.1种

B.2种

C.3种

D.4种

5.在Verilog中，用于表示组合逻辑块的关键字是？

A.always@(posedgeclk)

B.always

C.assign

D.initial

6.D触发器（DFlip-Flop）在时钟上升沿（pose